Сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может быть использовано в контрольно-испытательной аппаратуре. Цель изобретения - повышение достоверности контроля. Сигнатурный анализатор содержит счетчик 1, блок 2 памяти, формирователь 3 сигнатур, блок 4 индикации, регистр 5, эмиттерный повторитель 6 и коммутатор 7. Устройство позволяет выявлять искажения анализируемой последовательности внутри такта. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1 (51) 4 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHRM

ПРИ ГКНТ СССР

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

1 (21) 4270843/24-24 (22) 04.03.87 (46) 23.09.89. Бюл. ¹ 35 (71) Специальное проектно-конструкторское и технологические бюро реле и автоматики (72) Л.П.Антощенко, А.А.Вдовиченко, А.П.Вишняков, В.В.Перепелица и

В.В.Червинко (53) 681.326.7 (088.8) (56) Авторское свидетельство СССР №- 903898, кл. G 06 F 15/46, 1980.

Авторское свидетельство СССР № 1065857, кл. G 06 F 11/16, 1982 °

2 (54) СИГНАТУРНЫЙ АНАЛИЗАТОР (57)Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре. Цель изобретения — повышение достоверности контроля.Сигнатурный анализатор содержит счетчик 1, блок

2 памяти, формирователь 3 сигнатур, блок 4 индикации, регистр 5, эмиттерный повторитель 6 и коммутатор 7. Устройство позволяет выявлять искажения анализируемой последовательности внутри такта. 1 з.п. ф-лы, 3 ил.

3 150989

Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре.

Цель изобретения — повышение дос5 товерности контроля.

На фиг. 1 представлена схема сигнатурного анализатора; на фиг.2 и 3— временные диаграммы работы анализатора.

Сигнатурный анализатор (фиг.1) содержит счетчик 1, блок 2 памяти, образующие блок управления, формирователь 3 сигнатур, блок 4 индикации, регистр 5, эмиттерный повторитель 6, коммутатор 7, блок 8 управления, информационный 9 и тактовый 10 входы.

Анализатор работает следующим образом.

Логическая последовательность, поступающая на информационный вход 9 сигнатурного анализатора, одновременно поступает на информационный вход регистра 5 и на вход эмиттерного 25 повторителя 6. На вход 10 анализатора поступает импульсная последовательность с частотой в восемь раз выше, чем частота изменения логической последовательности. Эта же импульсная последовательность поступает на вход блока 2, а также на счетный вход счетчика 1 и преобразуется им в две импульсные последовательности с час-

1 тотой в два и четыре раза ниже посту-.

35 лающей, которые подаются на адресные входы блока 2. Шина сигнала начальной установки условно не показана.

Блок 2 предварительно настраивается таким образом, чтобы на его выходе в каждом такте изменения входной последовательности появлялся один импульс синхронизации, причем его местонахождение внутри такта задается при настройке.

Данные логической последовательности записываются в регистр 5 импульсами синхронизации, поступающими с выхода блока 2 на синхронизирующий вход регистра 5.

Эмиттерный повторитель 6 повторяет на выходе тот уровень напряжения, который приложен к его входу. Таким образом, при наличии на входе эмиттерного повторителя 6 третьего состояния логической последовательности, 55 когда на входе имеют место только токи утечек, на выходе эмиттерного повторителя 6 появляется уровень, близ

7 Д кий к нулю источника питания, т.е. логический "0". Рассогласование при чтении третьего состояния регистром.

5 и эмиттерным повторителем 6 является исходным для определения его наличия на входе анализатора.

Логический "0" и логическая 1 читаются регистром 5 и эмиттерным повторителем 6 однозначно.

Если в одном из тактов логическая последовательность искажается, то в регистре 5 фиксируется ее состояние на момент поступления импульса синхронизации. Так, на фиг.2 показано, что в такте I в регистр 5 записывается логический "0".

На управляющий вход коммутатора 7 поступает импульсная последовательность с частотой в два раза выше частоты логической последовательности, которая поочередно подключает вход данных формирователя сигнатур к первому входу данных и к второму входу данных коммутатора 7. При этом, когда на управляющем входе коммутатора логический

"0", подключается первый вход данных коммутатора 7, когда на управляющем входе коммутатора логическая "1", подключается второй вход данных коммутатора 7.

При наличии на входе сигнатурного анализатора третьего состояния логической последовательности (такт Ш, фиг.2) на выходах регистра 5 и эмиттерного повторителя 6 происходит рассогласование значений, и коммутатор 7 формирует в одном такте логической последовательности два значения циф-. рового кода (фиг.2).

С периодом изменения импульсной последовательности, поступающей с первого выхода счетчика 1 на синхро; низирующий вход формирователя 3 сигнатур, эти двойные значения цифрового кода записываются в формирователь 3 сигнатур, которые затем передаются на входы блока 5 индикации.

Рассмотрим временные диаграммы работы сигнатурного анализатора при другом расположении импульса синхронизации внутри такта (фиг.3).

Из временных диаграмм видно, что в момент поступления импульса синхронизации на синхронизирующий вход регистра 5 уровень логической последовательности, поступающей на информационный вход регистра 5, соответствует уровню логической "1" и, таким об5 150989 разом, в регистр 5 в первом такте записывается логическая "1". Эмиттерный повторитель 6 повторяет входную информацию так же, как и в первом случае, на выходе коммутатора 7 из5 меняется вид двоичной последовательности, а следовательно, и цифровой код, фиксируемый формирователем 3 сигнатур. 10

Таким образом, по сравнению с прототипом программное управление моментом появления импульса синхронизации позволяет выявить искажения логической последовательности внутри так- 15 та, а следовательно, повысить достоверность контроля при сохранении свойства обнаружения третьего состояния, Формула изобретения20

1. Сигнатурный анализатор, содержащий формирователь сигнатур, блок индикации, входы которого подключены к выходам формирователя сигнатур, 25 отличающийся тем, что, с целью повышения достоверности контроля, анализатор содержит блок управления,эмиттерный повторитель, регистр и

7 6 коммутатор, выход которого соединен с информационным входом формирователя сигнатур, синхровход которого соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом коммутатора, первый и второй информационные входы которого соединены соответственно с выходами регистра и эмиттерного повторителя, информационный вход регистра соединен с входом эмиттерного повторителя и информационным входом анализатора, тактовый вход которого соединен с входом блока управления, третий выход которого соединен с синхровходом регистра.

2. Анализатор по п.1, о т л и ч а— ю шийся тем, что блок управления содержит счетчик и узел памяти, причем счетный вход счетчика соединен с первым адресным входом узла памяти и является входом блока, первый и второй разрядный выходы счетчика соединены с вторым и третьим адресными входами узла памяти и являются первым и вторым выходами блока соответственно, выход узла памяти является третьим выходом блока.

1509897

7акт Д Талип g

Такт

Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Редактор О.Головач

Заказ 5814/47

Составитель M. Иванов

Техред M.Äèäûê Корректор M.Âàñèëüåâà