Обнаружитель комбинации двоичных сигналов

 

Изобретение относится к технике связи. Цель изобретения - повышение быстродействия. Обнаружитель содержит регистр сдвига 1, блок памяти 2, сумматор 5, пороговый блок 6, пороговый регистр 7, информационный вход 9, тактовый вход 10. Цель достигается введением в обнаружитель Q последовательно соединенных дополнительных регистров сдвига 3, Q дополнительных блоков памяти 4, Q= N/M-1, где N - число разрядов комбинации двоичных сигналов

M - число разрядов каждого из последовательно соединенных регистров сдвига 3, и D - триггер 8. Обнаружитель анализирует поток принимаемых двоичных сигналов, сопровождаемых тактовыми импульсами, в каждом тактовом интервале (интервал между соседними тактовыми импульсами) вычисляет корреляционное число, равное числу информационных позиций, на которых выборочная комбинация совпадает с эталоном, и формирует решение об обнаружении комбинации, если это число не меньше порога. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 3837528/24-09 (22) 04 ° 01.85 (46) 07.09.89. Бюл. М 33 (72) А.Ф.Кулаковский (53) 621.398(088.8) (Se) Авторское свидетельство СССР

У 1156 110, кл. G 08 С 19!28, 1984. (54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИИ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к технике связи. Цель изобретения — повышение быстродействия. Обнаружитель содержит регистр сдвига 1, блок памяти 2, сумматор 5, пороговый блок 6, пороговый регистр 7, информационный вход 9, тактовый вход 10. Цель достигается введением в обнаружитель q последо„„SU„„1506463 А 1

2 вательно соединенных дополнительных регистров сдвига 3> q дополнительных блоков памяти 4, q = N/m N число разрядов комбинации двоичных сигналов; m — число разрядов каждого из последовательно соединенных регистров сдвига 3, и D-триггер 8. Обнаружитель анализирует поток принимаемых двоичных сигналов, сопровождаемых тактовыми импульсами, в каждом тактовом интервале (интервал между соседнимц тактовыми импульсами) вычисляет корреляционное число, равное числу информационных позиций, на которых выборочная комбинацчя совпадает с эталоном, и формируег решение об обнаружении комбинации, если это число не меньше порога. 1 ил.

3 150646

Изобретение относится к технике связи и может использоваться в устройствах обработки дискретных сооб-. щений для обнаружения комбинации дво5 ичных сигналов известного вида при неизвестном моменте ее прихода н потоке двоичных сигналов.

Цель изобретения — повышение быстродействия. 10

На чертеже представлена структурная электрическая схема обнаружителя комбинации двоичных сигналон.

Обнаружитель комбинации цвоичных сигналов содержит первый регистр 1 сдвига, первый блок 2 памяти, q последовательно соединенных дополнительнь»х регистров 3 сдвига (где »! = 1, 2, 3, ...), q дополнительных блоков 4 памяти, сумматор 5, пороговый блок 6, 20 пороговый регистр 7, D-триггер 8, информационный вход 9, тактовый вход 10.

Обнаружитель комбинации двоичных сигналов работает следующим образом.

Обнаружитель комбинации двоичных 25 сигналов анализирует поток принимаемых двоичных сигналов, сопровождаемых тактовыми импульсами, в каждом тактовом интервале (интергал между соседними тактовыми импульсами) вычисляет 30 корреляционное число, равное числу информационных поз»»ц»»»», на которых ньфорочная комбинация совпадает с эталоном, и формирует решение об обнаружении комбинации, если это число не меньше порога.

Принимаемые двоичные сигналы в виде последовательности элементарных посылок "О", "1" поступают по информационному входу 9 на вход первого 40 регистра 1 сдвига, на другой вход которого поступают синхронизированные с двоичными сигнапаыи тактовые импульсы. Очередной тактовый импульс с тактового входа !0 поступает также 45 на тактовый вход q последовательно соединенных дополнительных регистров

3 сдвига и сдвигает их содержимое и содержимое первого регистра 1 сдвига на один бит н сторону старших раз50 рядов (в направлении к выходу регистров сдвига). В результате в каждом тактовом интервале в первом регистре 1 сдвига в q последовательно соединенных дополнительных регистрах 3

55 сдвига содержится N-разрядная.выборочная комбинация, образованная двоичными сигналами, принятыми в данном и в N-1 предыдущих тактовых интерва3

4 лах, где N — число двоичных сигналов в эталоне, т,е, в обнаруживаемой комбинации, При этом в первом регистре 1 сдвига и в каждом из q последовательно соеди»»еннъ»х дополнительных регистров 3 сдвига содержится m-разрядное слово выборочной комбинации, гдето

q+1

Слова выборочной комбинации с кодовых выходов первого регистра 1 сдвига »» q последовательно соединенных дополнительных регистров 3 сдвига поступают параллель»!ым кодом на адресные входы первого блока 2 памяти и q дополнительных блоков 4 памяти и считывают на их выходы содержимое адресуемых ячеек, Ячейки первого блока 2 памяти и каждого q дополнительного блока 4 памяти образуют таблицу корреляционных кодов, представляющих числа информационных позиций соответствующего m-разрядного слова эталона, на которых оно совпадает с адресами ячеек, В результате на выход первого блока 2 памяти и каждого из q дополнительных блоков 4 памяти (1 = 1, 2, ..., q) считывается код числа информационных позиций, на которых

i-e слово выборочной комбинации совпадает с i-м словом эталона, Например, для слова эталона 1100110Х (символ Х означает неинформационную, ис.ключаемую из анализа позицию) при поступлении слова выборочной комбинации 11000100 на ныход считывается код числа Ь, а для эталона 11100 110 (все позиции информационные) при поступлении слова выборочной комбинации

11100111 считывается код числа 7.

Коды корреляционных чисел поступают на соответствующие входы сумматора 5, который выдает на выходах код суммы корреляционных чисел, равной числу информационных позиций, на которых выборочная комбинация совпадает с э»алоном. Если это число не меньше порогового числа, содержащегося н пороговом регистре 7, то пороговый блок

6 формирует на своем выходе сигнал обнаружения комбинации, который эагисывается в D-триггер 8 следующим тактовым импульсом, поступающим на его синхровход с тактового входа 10, и выдается на выход обнаружителя комбинации двоичных сигналов.

Составитель В.Шевцов

Редактор В.Петраш Техред M.Ìoðãåíòàë Корректор H.Áoðèñîâà

Заказ 5440/51 Тираж 518 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул . Гагарина,101

5 15 формула изобретения

Обнаружитель комбинации двоичных сигналов, содержащий первый регистр сдвига, первый вход которого является информационным входом обнаружителя комбинации двоичных сигналов, тактовым входом которого является второй вход первого регистра сдвига, первая группа выходов которого через первый блок памяти подключена к первой группе входов сумматора, а к первой группе входов порогового блока подключены выходы порогового регистра, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия, введены q последовательно соединенных дополнительных регистров сдвига, к информационному входу первого из которых подключен выход первого регистра

ОЬ463 6 сдвига, q дополнительных блоков памяти, к адресным входам которых подключены кодовые выходы соответствующих

q последовательно соединенных дополнительных регистров сдвига, где q

Nim — 1, N — число разрядов комбинации двоичных сигналов1 m — число разрядов каждого из последовательно соединенных дополнительных регистров сдвига, выходы ц дополнительных блоков памяти подключены к другим входам сумматора, выходы которого соединены с второй группой входов порогового блока, и D-триггер, к информационному входу которого подключен выход порогового блока, синхровход D-триггера и вторые входы q последовательно соединенных дополнительных регистров

20 сдвига подключены к второму входу первого регистра сдвига.