Устройство для адресации блоков памяти
Изобретение относится к вычислительной технике ,в частности, к устройствам управления основной памятью. Цель изобретения - повышение быстродействия и расширение функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти. Новым в устройстве для адресации блоков памяти, содержащем регистр 4 адреса, регистр 6 условного адреса, N переключателей 1 отключения блоков памяти и дешифратор 3, является введение преобразователя 5 математического адреса в условный, что дает возможность исключить режим присвоения адреса и повысить его готовность к применению. 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК. (19) (И) (би 4 G 06 F 12 00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
7
7 адре
ГОСУДАРСТВЕННЫЙ ХОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21 ) 4229208 24-24 (22) 13 .04.87 (46) 07.08.89. Бюл. 9 29 (72) А.Я. Мазуров (53) 681 .325(088.8) (56) Авторское свидетельство СССР
В 764518, кл. G 06 Р 13/00, 1978.
Авторское свидетельство СССР
У 1024926, кл. С 06 Р 12/02, 1980. (54) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ
ПАМЯТИ
r (57) Изобретение относится к вычислительной технике, в частности к устройствам управления основной памя2 тью. Цель изобретения — повышение быстродействия и расширение функциональных возможностей за счет использования сигнализации-при обращении к отключенным блокам памяти. Новым в устройстве для адресапии блоков памяти, содержащем регистр 4 адреса, регистр 6 условного адреса, и переключателей 1 отключения блоков памяти и дешифратор 3, является введение преобразователя 5 математического адреса в условный, что дает возможность исключить режим присвоения адреса и повысить его готовность к применению. 3 ип.
4 4
Устройство содержит переключатели
1 отключения блоков памяти, адресный вход 2 устройства, дешифратор 3, регистр 4 адреса, преобразователь 5 математического адреса в условный, регистр 6 условного адреса, выходы 7 номеров блоков памяти устройства, выход 8 сигнализации устройства, адресный выход 9 устройства.
Преобразователь 5 математич еского адреса в условный (фиг. 2) представляет собой комбинационную схему, построенную на основании следующих выражений при исполь зовании таблицы.
15 у = 111 (10vl l )v!10(0!v!0) vl О! 10vl 000lv01110v01001; у 111 (0! VI I )vl I O I Ovl OI (Old!0) vI 0001 vOI I OIVOOI 01; у = 1 0 1 1 V I 01 1 I V I 00 (I 0 vl 3 ) V O I 1 1 1 ч 01 О (1 O vl l ) VOOI (1 OY I 1 ) VÎOO . мают следующий вид:
I OV(I OOv01 0) ОIV01101
v(1ООчО-!)01ч! О 10;
1 V (-OOVO-OVOO-)I -VOOO. у = 111 1-V(110vl Ol ) у = 111-!v!01 (Ol VI 0)
= (-О-ч- -Ovo- -)l ,ЭМ
Устройство работает следующим об-. разом. 30
Математический адрес поступает на регистр 4 адреса обращения. Этот адрес с регистра 4 передается на ад- . ресный вход преобразователя 5, а на его входы. признаков поступают сигналы от переключателей 1 отключения блоков памяти. В зависимости от кодов, поступающих на входы преобразователя
5, на его выходе условного адреса вырабатывается код условного (физиче- 40 ского) адреса неотключенного блока памяти. Этот адрес передается на регистр 6 условного адреса, с выхода которого адрес поступает на адресный выход устройства для использования 45 при необходимости в ЭВМ. Этот адрес с регистра 6 поступает также на вход дешифратора 3. Каждый выход дешифратора соответствует одному блоку памяти, а их количество — числу блоков памяти. С одного из выходов дешифратора, соответствующего блоку памяти, адрес которого занесен в регистр
6, снимается единичный сигнал, который используется как возбуждающий и передается в этот блок памяти. Неза" висимо от того, какие блоки памяти отключены, математический нх адрес (адрес обращения) начинается с млад3 1 49935
Изобретение относится к вычислительной технике, в частности к устройствам управления основной памятью .
Целью:изобретения является повы5 шение быстродействия и расширение функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти.
На фиг. 1 показана функциональная схема устройства; на фиг . 2 — схема реализации преобразователя математического адреса в условный (для п 3); на фиг. 3 — таблица, поясняющая его работу.
После упрощения выражения приниI ших номеров и непрерывно изменяется от первого до и-го номера блоков.
Для примера рассмотрено три блока памяти. Их математические номера 1 °
2 и 3. В двоичном коде это Ol, 10,- 11 .
Если один из блоков отключен (не имеет значения какой), то математический адрес может быть 1(01), 2(10), При.этом, если осуществляется обращение к блоку 3(11), то на выходе сигнализации преобразователя 5 появляется единичный сигнал, который указывает, что произошло обращение к отключенному блоку памяти. Этот сигнал можно использовать в ЭВМ для выработки прерывания и для загорания транспаранта . "Запрещенное обращение
В первом столбце таблицы (фиг.3) поясняющей работу преобразователя 5, записаны значения положения переключателей 1 х„, х их (х,. = 1, если i-é блок памяти включен) . Значение 110 в первом столбце означает, что первый блок памяти выключен, а второй и третий включены. Так как блоков памяти всего три, то для регистра адреса достаточно двух разрядов. Во втором столбце записаны коды математического адреса r,ã, а в третьем коды условного (физического)адреса
14993
5 блока памяти у у . Строки таблицы т разделены на триады. Каждая триада закодирована одним значением переключателей 1 .
В случае трех включенных блоков
5 памяти (код 111) математические адреса совпадают с физическими (первая триада строк таблицы), В случае одного отключенного блока памяти из трех возможны лишь два математических адреса для обращения к неотключенным блокам. Поэтому обращение к третьему блоку является запрещенньм. Отсутствие физического адреса для этого слу- )5 чая обозначено прочерком. Независимо .от того, какой блок памяти отключен, математические адреса во всех случаях начинаются с единицы и изменяются непрерывно 1,2,.... На выходе 2р запрещенного адреса у преобразовазд теля 5 появляется единичный сигнал в том случае, когда происходит обращение по адресу, превышающему общее м количество включенных блоков памяти. 25
Формула изобретения
Устройство для адресации блоков памяти, содержащее п переключателей
54 . 6 отключения блоков памяти (n — количество блоков памяти), дешифратор, Регистр условного адреса и регистр адреса, вход которого соединен с адресным входом устройства, о т л ичающееся тем,что, с целью повышения быстродействия и расширения функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти, в него введен преобразователь математического адреса в условный, входы признаков которого соединены сЬответственно с выходами и переключателей отключения блоков памяти, выходы номеров блоков памяти устройства соединены с выходами дешифратора, в ход которого соединен с адресным выходом устройства и выходом регистра условного адреса, вход которого соединен с выходом условного адреса преобразователя математического адреса в условный, вход математического адреса и выход сигнализации которого соединены соответственно с выходом регистра адреса и выходом сигнализации устройства.
Ь.4 h- 5
1499354
41 f У1 ю е
Составитель Е. Мурзина
Техред M.Õîäàíè÷ Корректор Т. Колб
Редактор В. Петраш
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
Заказ 4695/48 Тираж 668 Подписное
ВНИИПИ Государственного коиитета по изобретениям и открытиям прн ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д..4/5
