Сверхбольшая интегральная схема (сбис)
Изобретение относится к микроэлектронике, вычислительной и импульсной технике и может быть использовано при проектировании линий связи и цепей синхронизации СБИС, в том числе на КМДП-структурах. Цель изобретения - повышение быстродействия СБИС при одновременном расширении функциональных возможностей. Устройство содержит первый 1 и второй 2 КМПД-инверторы в составе схемы подавления задержки 3 (регенирирующего буфера), первую 4 и вторую 5 линию связи, состоящие из секций. За счет перекрестно-парафазных связей обеспечивается повышение быстродействия буфера, что позволяет повысить системное быстродействие логических элементов СБИС, нагруженных на длинные линии связи внутри кристалла. При этом расширяются функциональные возможности за счет реализации парафазных сигналов в локальной области СБИС. 1 ил.
СОЮЗ СОВЕТСКИХ.
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР (21) 4271187/24-21 (22) 29 ° 06.87 (46) 30.05.89. Бюл. к- 20 (72) А.Е. Заболотный, Я.Я. Петричкович и В.А. Максимов (53) 621.374 (088.8) (56) Заявка Японии У 59-174023, кл. Н 03 К 19/00, 1984. (54) СВЕРХБОЛЬШАЯ ИНТЕГРАЛЬНАЯ СХЕМА (57) Изобретение относится к микроэлектронике, вычислительной и импульсной технике и может быть использовано при проектировании линий связи и цепей синхронизации сверхбольшой интегральной схемы (СБИС), в том числе на КМДП-структурах. Цель изобретеÄÄSUÄÄ 1483627 А1 дц H 03 K 19/00, Н 03 К 19/092
2 ния — повышение быстродействия СВИС при одновременном расширении функциональных возможностей. Устройство содержит первый 1и второй 2 КМДП-инверторы в составе схемы 3 подавления задержки (регенерирующего буфера), первую 4 и вторую 5 линии связи, состоящие из секций. 3а счет перекрест»о-парафаз»ых связей обеспечивается повышение быстродействия буфера, что позволяет повысить системное быстродействие логических элементов СБИС, нагруженных на длинные линии связи внутри кристалла. При этом расширяются функциональные возможности за счет реализации парафазных сигналов в локальной области СБИС. 1 ил, 1483627 фазные воздействия от формирователя сигнала (не показан) . Каждый инвертирующий двухтактный каскад (здесь
КМДП-инвертор, состоящий из двух транзисторов разного типа проводимости) осуществляют инверсию входного воздействия. Таким образом, как на выходах секций первой 4 и второй 5 . линий задержки, так и на их входах всегда присутствуют сигналы соответственно прямой С и инверсной С фаз входного сигнала с соответствующей задержкой. При этом задержка сигнала в секционированной линии со схемами подавления задержки между секциями уменьшается по сравнению с несекционированной линией.
Изобретение относится к микроэлектронике, вычислитеЛьной и импульсной технике и может быть использовано при проектировании линий связи и цепей синхронизации СБИС, в том числе на
КМДП-структурах.
Цель изобретения — повышение быстродействия СБИС при одновременном расширении функциональных возможнос- 10
1 тей.
На чертеже представлена схема парафазного секционирования линий связи
КМДП СБИС.
СБИС содержит первый 1 и второй 2 15 двухтактные инвертирующие каскады (КМПД-инверторы) в составе схемы 3 подавления задержки (СПЗ), первую (прямую) 4 и вторую (инверсную) 5 линии связи, разделенные соответст- 20 Ф о р м у л а венно на секции 4,,4,...,4;, „„, l ...,4„и 5,,5,...,5;,5;,„,...5, причем выходы первого 1 и второго 2 двухтактных инвертирующих каскадов каждой СПЗ 3 (3„,3,...,3 ;,3;, ...,, 25 ,) соединены с входами соответствующих секций первой 4 (4,4
4;„„,4;+,...,4„) и второй 5 (5,5 выходы которых подключены соответст- 30 венно к входам второго 2 и первого 1
1 двухтактных инвертирующих каскадов. последующей СПЗ 3 (3,3д,...,3;„, 3, ° . °,3„). Выходы первых секций
i+a первой 4 и второй 5 линий связи сое35 динены с входами второго 2 и первого двухтактных инвертирующих каскадов первой СПЗ 3. изобретения
Сверхбольшая интегральная схема (СБИС), содержащая первую линию связи, секции которой соединены через схемы подавления задержки, содержащие первый и второй двухтактные инвертирующие каскады в каждой, о т л и ч аю щ а я с я тем, что, с целью повышения быстродействия СБИС при одновременном расширении функциональных воэможностей, она содержит вторую линию связи, состояющую из равного с первой количества секций такой же длины, причем выходы первого и второго двухтактных инвертирующих каскадов каждой предыдущей схемы подавления задержки соединены с входами последующей секции первой и второй линий связи соответственно, выходы которых подключены соответственно к входам второго и первого двухтактных инвертирующих каскадов последующей схемы подавления задержки.
СВИС работает следующим образом.
На входы первой 4 и второй 5„ секций линий связи подаются соответственно прямой С и инверсный С пара40
Составитель А. Цехановский
Техред Л.Сердюкова Корректор А, Обручар
Редактор И. Рыбченко
Заказ 2851/55 Тираж 884 Подписное
ВЯИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина, 101
