Способ изготовления кремниевых структур с диэлектрической изоляцией компонентов интегральных схем

 

Изобретение относится к технологии микроэлектроники и может быть использовано при изготовлении структур интегральных схем с диэлектрической изоляцией компонентов. Цель изобретения - улучшение электрических характеристик интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния. В кремниевой подложке вытравливают рельеф, формируют на рельефе слой изолирующего оксида кремния, осаждают слой поликремния толщиной 0,5 - 2,0 мкм, легированный бором с концентрацией 1017-21020-3 , после чего наращивают опорный слой поликремния и удаляют часть подложки с вскрытием монокремниевых участков. 1 табл.

Изобретение относится к технологии микроэлектроники и может быть использовано при изготовлении интегральных схем с диэлектрической изоляцией компонентов. Целью изобретения является улучшение электрических характеристик интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния. П р и м е р. В качестве исходной используют кремниевую подложку ориентации (100), легированную фосфором до концентрации 8 1014 см-3. Для получения рельефа на подложках формируют слой оксида кремния толщиной 0,6 мкм при 1150оС с использованием цикла окисления (сухой кислород - влажный кислород - сухой кислород) в течение 40 мин и проводят фотолитографию для локального удаления слоя оксида кремния. В областях с удаленным оксидом кремния проводят анизотропное травление кремния в смеси 1,5N раствора КОН, изопропилового спирта и перекиси водорода на глубину 30-33 мкм. Затем формируют слой изолирующего оксида кремния толщиной 1,5 мкм при 1150оС с использованием цикла окисления (сухой кислород - влажный кислород - сухой кислород) в течение 4 ч. Затем при 800оС осаждают слой поликремния толщиной 1,5 мкм пиролизом моносилана с легированием его бором (источник - трибромид бора) до концентрации 5 1018 см-3. После этого наращивают опорный нелегированный слой поликремния до толщины 350 мкм водородным восстановлением тетрахлорида кремния при 1200оС в течение 2,5 ч. Затем проводят шлифовку опорного слоя и вскрытие монокристаллических участков шлифовкой обратной стороны подложки с последующей полировкой. Результаты исследования вольт-фарадных характеристик системы кремний - оксид кремния с затворами из поликремния толщиной 0,6-0,8 мкм при толщине слоя оксида кремния 200 нм (окисление в сухом кислороде) представлены в таблице. Данный способ позволяет улучшить электрические характеристики интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния. (56) Малинин А. Ю. и др. Получение кремниевых матриц с диэлектрической изоляцией для интегральных схем. - Электронная техника. Сер. 6, материалы, вып. 8, 1972, с. 117-124. Брюхно Н. А. и др. Кремниевые структуры с диэлектрической изоляцией для изделий микроэлектроники. Обзоры по электронной технике. Сер. 3, Микроэлектроника, вып. 4 (1304). М. : ЦНИИ "Электроника", 1987, с. 12.

Формула изобретения

СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВЫХ СТРУКТУР С ДИЭЛЕКТРИЧЕСКОЙ ИЗОЛЯЦИЕЙ КОМПОНЕНТОВ ИНТЕГРАЛЬНЫХ СХЕМ, включающий вытравливание в кремниевой подложке рельефа, формирование на рельефе слоя изолирующего оксида кремния, осаждение легированного слоя поликремния, наращивание опорного слоя поликремния, удаление части подложки с вскрытием монокремниевых участков, отличающийся тем, что, с целью улучшения электрических характеристик интегральных схем за счет уменьшения и стабилизации заряда в слое изолирующего оксида кремния, слой легированного поликремния осаждают толщиной 0,5 - 2,0 мкм, а в качестве легирующего элемента используют бор с концентрацией в слое поликремния 1017 - 2 1020 см-3.

РИСУНКИ

Рисунок 1



 

Похожие патенты:

Изобретение относится к технологии микроэлектроники, а именно к способам изготовления МДП-транзисторов

Изобретение относится к технологии микроэлектроники и может быть использовано при изготовлении кремниевых структур с диэлектрической изоляцией компонентов интегральных схем

Изобретение относится к мифоэлектронике и может быть использовано при изготовлении КМОП больших интегральных схем

Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении МОП-транзисторов сверхбольших интегральных схем

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем прецизионрезистивных делителей напряжения, операционных усилителей
Изобретение относится к технологии микроэлектроники и может быть использовано при изготовления интегральных микросхем на МДП-транзисторах

Изобретение относится к области микроэлектроники и может быть использовано в производстве МДП-транзисторов и интегральных схем на их основе

Изобретение относится к микроэлектронике и может бьгть использовано лри создании больших интегральных схем (БИС) и МДП-транзиаорах с поликре««1иевым затвором

Изобретение относится к области микроэлектроники и может быть использовано при создании больших интегральных схем на ВДП-транзисторах

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем, особенно при необходимости минимизации количества операций литографии

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к конструированию прецизионных интегральных поликремниевых резисторов и может быть использовано в аналоговых и аналого-цифровых интегральных схемах (ИС)

Изобретение относится к микроэлектронике, более конкретно к способам изготовления КМОП интегральных схем (ИС) базовых матричных кристаллов (БМК) с самосовмещенным поликремниевым затвором и поликремниевой или полицидной разводкой первого уровня и может быть использовано как в цифровых, так и в аналоговых и аналого-цифровых интегральных схемах с низкой себестоимостью изготовления

Изобретение относится к способу изготовления этого прибора, а именно к технологии изготовления вертикальных NPN и PNP биполярных транзисторов и комплементарных полевых транзисторов на общей подложке

Изобретение относится к способу изготовления этих приборов, а именно к технологии изготовления полевых транзисторов и вертикальных NPN биполярных транзисторов на общей подложке

Изобретение относится к полупроводниковому запоминающему устройству с выполненной в виде колонны ячейкой стираемой программируемой постоянной памяти с плавающим затвором и управляющим затвором и к способу для его изготовления
Наверх