Многостоповый преобразователь временных интервалов в цифровой код

 

Изобретение относится к измерительной технике и может быть испольт зовано для-измерения временных интервалов . Цель изобретения - повышение быстродействия и точности преобразования временных интервалов в цифровой йод. МНОГОСТОПОВЫЙ преобразователь временных интервалов в цифровой код содержит элемент 1 ИЛИ, генератор 2 тактовых импульсов, формирователь 3 серии импульсов, формирователь 4 импульсов , счетчик 5 импульсов, блок 8 задержки, регистр 10 памяти, блок 12 управления. С целью повышения точности и быстродействия преобразования за счет образования новых связей в устройство введены блок 9 элементов ИЛИ, блок 11 регистров памяти, первый 6 и второй 7 элементы И. Блок 9 элементов ИЛИ состоит из (N+1) элемента ИЛИ, первые входы которых подключены к выходам блока 8 задержки, а вторые входы блока элементов ИЛИ - к второму выходу блока 12 управления, Блок 11 регистров памяти состоит из Ы-сдвиговых регистров, счетные входы которых являются выходами блока элементов ИЛИ , э информационными входами блока регистров памяти являются разрядные выходы счетчика импульсов. Блок 12 управления содержит последовательно соединенные формирователь коротких ч импульсов , первый элемент ИЛИ, р-триггер, элемент задержки,элемент И,управляемый генератор, второй элемент ИJlИ, а также элемент И-НЕ. В описании приведены примеры реализации блока 8 задержки, блока 9 элементов ИЛИ, блока 11 регистров памяти. 2 з.п. ф-лы, 2 ил. г (Л GD 00 ГС сл

союз советсних социллистичесних

Р а1УЬЛИК (g1)g с 04 F 10/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОсудАРст8енный комитет пО изоБРе п=ниям и отнРытиям

ПРИ rHHT СССР

1 (46) 15.04.92. Бюл. И 14 (21) 4220045/21 (22) 31.03.87 (72) B.С. Нестеренко, А.И. Гончар, В.Г. Деменков и В.А. Семенов (53) 621.317.361(088,8) (56) Авторское свидетельство СССР

N 1061601, кл. С 04 F 10/04, 1982 (54) МНОГОСТОПОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

ВРЕМЕННЫХ ИНТЕРВАЛОВ В ЦИФРОВОЙ КОД (57) Изобретение относится к измерительной технике и может быть исполь-. зовано для измерения временных интервалов. Цель изобретения - повышение быстродействия и точности преоЬразования временных интервалов в цифровой код. Многостоповь!й преобразователь временных интервалов в цифровой код содержит элемент 1 ИЛИ, генератор 2 тактовых импульсов, формирователь 3 серик импульсов, Формирователь 4 импульсов, счетчик 5 импульсов, блок

8 задержки, регистр 10 памяти, блок

12 управления. С целью повышения точИзоЬретение относится к измерительной технике и может быть использовано для измерения временных интервалов, Цель изобретения " повышение точности и быстродействия преобразований.

На фиг. 1 представлена структурная схема предлагаемого преобразователя; на фиг. 2 - то же, блока управления.

„,SU 1468251 A 1

2 йости и быстродействия преобразования за счет образования новых связей в устройство введены блок 9 элементов

ИЛИ, блок 11 регистров памяти, первый

6 и второй 7 элементы И. Блок 9 элементов ИЛИ состоит из (N+1) элемента

ИЛИ, первые входы которых подключены к выходам блока 8 задержки, а вторые входы блока элементов ИЛИ - к второму выходу блока 12 управления. Блок 11 регистров памяти состоит из N-сдвиговых регистров, счетные входы которых являются выходами блока элементов

ИЛИ, э информационными входами блока регистров памяти являются разрядные выходы счетчика импульсов. Ьлок 12 уп- равления содержит последовательно сое" диненные формирователь коротким:, импульсов, первый элемент ИЛИ, D-триггер, элемент задержки, элемент И,управляемый генератор, второй элемент

И 1И, а также элемент И-НЕ. В описании приведены примеры реализации блока 8 задержки, блока 9 элементов ИЛИ, блока 11 регистров памяти. 2 з.п. ф-лы, м ь

2 ил.

Преобразователь содержит первый

1 элемент ИЛИ, генератор 2 тактовых импульсов, формирователь 3 серии импульсов, формирователь 4 импульсов, N-разрядный счетчик 5 импульсов, первый 6 элемент И, второй 7 элемент И, блок 8 задержки, состоящий из триггеров 8.1-8.N, Ьлок 9 элементов ИЛИ, ;состоящий из (N+1) элемента 9,1-9 Nt счетчика импульсов, третьему входу формирователя 3 серии импульсов и первым входам первого 6 элемента И и второго 7 элемента И, вторые входы которых соединены соответственно с шинами "СТАРТ" и "СТОП", выход первого

6 элемента И соединен с вторым входом

Формирователя 3 серии импульсов, а выход второго 7 элемента И - к второму входу формирователя импульсов.

Блок 1? управления содержит второй

20 элемент ИЛИ, второй 21 элемент ИЛИ, D-триггер 22, элемент 23 задержки, элемент 2» И-НЕ, третий 25 элемент И, управляемь>й генератор 26 и Формирователь 27 короткого импульса.

Формирователь 27 короткого импульса соединен с первым входом 24 элемента 24 И-НЕ и является третьим 13 входом блока 12 управления, выход Формирователя короткого импульса, соединен с первым входом второго 20 элемента

ИЛИ, второй вход которого является третьим 13 входом блока 12 управления, выход второго 20 элемента ИЛИ соединен с входом установки в "1"триггера 22, D-вход которого подключен к уровню логического "0", его тактовый вход является вторым 15 входом блока 12 управления, прямой выход D-триггера 22 является первым 19 выходом блока 12 управления, а инверсный выход D-триггера 22 через элемент 23 задер>нки подключен к первому входу элемента 2 И и второму входу элемента 24 И-НЕ, выход которого соединен с вторым входом элемента

25 И и является третьим 18 выходом устройства 12 управления, выход элемента 25 И соединен с входом управляеМог генератора 26, выход которого соединен с первым входом третьего 21 элемента ИЛИ, второй вход которого . является четвертым 17 входом блока 12 управления, выход второго 21 элемента ИЛИ.является вторым 14 выходом блока 12 управления .

Преобразователь работает следующим образом, После включения преобразователя перед началом измерений на соответствующие шины подают .сигналы "КОНЕЦ

ИЗИЕРЕНИЯ» и !СБРОС», приводя схемы преобразователя в исходное состояние..

Все выходы блока 8 задержки находятся в состояили логического "0", на информационный вход регистра 10 памяти подается логическая "1", на первые

14682 1

1 ИЛИ, регистра 10 памяти, блока 11

;регистров памяти,. состоящего из

N- к-разрядных сдвиговых регистров

11.1--11. N и блока 12 управления, Генератор 2 тактовых импульсов соединен с первым входом Формирователя

3 серии импульсов и формирователя 4 импульсов, выход Формирователя 3 серии импульсов соединен со счетным входом

NI-ðàçðÿäíoão счетчика 5 импульсов, выхЬд формирователя 4 импульсов - с входбм блока 8 задер>нки, состоящего из

М последовательно соединенных триггеров 8.1 Â.N D-входы триггеров 8.18. N соединены с уровнем логического

"0", входы установки в "1" триггеров

8. t-8.N являются соответствующими уст,р>ловочны>ли входами блока 8 задержки, тактовый вход первого триггера 8.1 2О является входом блока 8 задержки, ин-, версные выходьг.триггеров 8.1-8,N - соответствующими выходами блока 8 задержки, инверснь>й выход триггеров

8,1-8,N соединен с соответствующим

1тактовым входом последующего тригге" ра 8.2-8.N, выходы блока 8 задержки сюответственно соединены. с первыми входами блока 9 элементов ИЛИ, кроме первого, первый выход блока 8 задержки ЗО соединен также с первым входом блока

9 элементов ИЛИ, выход которого соединен с тактовым входом регистра 10 памяти, выход последнего разряда которого соединен с первым входом эле35 мента ИЛИ и третьим 13 входом блока 12 управления, второй 14 выход которого сОединен с вторыми входами блока эяементов ИЛИ, второй 1 вход блока

12 управления подключен к выходу элеМЕнта 1 ИЛИ, третйй вход которого соедИнен с шиной "КОНЕЦ ИЗМЕРЕНИЯ", его. первь>й вход соединен с выходом переполнения N-разрядного счетчика 5 импульсов, выходы которого подключены к соответствующим входам блс>ка 11. памяти тактовые входы которого - к соот1 вот ствующим выходам блока 9 элементов

ИЛИ и к соответствующим установочным входам блока 8 задержки, Первый 16 вход блока 12 управления соединен с входом установки в »О" регистра 10 памяти и пбдкл>очен к шине "СБРОС", чет" вертый 17 вход блока 12 управления .. соединен с винной "ОПРОС"„ третий 18 выход блока 12 управления - с шиной

"ГОТОВНОСТЬ", а его первый 1у выходк информационному входу регистра 10 г>амяти, входу "СБРОС" N-разрядного

1((68 2«1 входы первого 6 и второго 7 элементов И - логическая "1", Измерение временных интервалов начинается с мо" мента поступлеыия сигнала "СТАРТ", При этом импульсы с выхода генератора

2 через формирователь 3 серии импульсов поступают на счетный вход N-разрядного счетчика 5 импульсов. По приходу сигнала "СТОП" импульс, вырабаты- 10 (ваемый на выходе формирователя 4 импульсов и сдвинутый на полпериода относительно импульса на выходе формирователя 3 серии импульсов, поступает на вход блока 8 задержки, формируя, после- 15 довательность сигналов на выходах блока 8 задержки. Сигнал с первого выхода блока 8 задержки через элемент

9.И+! ИЛИ поступает на тактовый вход регистра 10 памяти, который представ- 20 ляет соЬой к-разрядный сдвиговый per. гистр, и производит запись логической

"1" в его младший разряд. Число еди" ниц в регистре 10 памяти соответствует числу сигналов "СТОП", поступивших на 25 преоЬразователь, Выходные сигналы Gllo ка 8 задержки поступают через соответствующий элемент 9.1-9.N ИЛИ на такто-, вые входы блока регистров 11 памяти, вы-зывая последовательную перезапись ин" g0 формации с N-разрядного счетчика 5 импульсов s N младших разрядов к-разрядных

I сдвиговых регистров 11. 1-11.N. Одновременно с этим импульсы перезаписи поступают через соответствующие эле" менты 9.1-9.N И.!И на соответствующие установочные входы блока 8 задержки, приводя его в исход oe состояние и полготавливая его к поступлению следующего сигнала "СТО((". При этом элементы

9»1-9.N ИЛИ,включенные в тракт прохождения сигналов перезаписи информации, выполняют также роль времязадаюцих элементов для блока 8 задержки. Выходные сигналы блока 8 задержки равны по длительности, которая определяется как

45 ьп+ (а» где с„- время сраЬатывания одного из

Л элементов 9.1-9.N ИЛИ, c - время установки одного из триггеров 8.1-8.N по входу "S" Сигнал на каждом выходе . блока 8 задержки сдвинут относительно сигнала на предыдущем выходе на величину О - время установки одного из

5 триггеров 8.1-8.N по входу "С". Время с момента поступления сигнала на вход блока 8 задержки до момента возвращения три ггера 8, l в исходное состоя.ние, определяемое как t + +

+ 2«является мертвым временем мно" гостопового преобразователя. Мерт вое время преобразователя не зависит оТ длины N-разрядного счетчика 9 импульсов и от быстродействия внешней системы регистрации результатов измерения.

Последнее достигаетСя за счет введе" ния блока 11 регистров памяти, использование которого позволяет принять и обработать к-сигналов "СТОП" без свя" зи с внешней системой регистрации результатов измерения.

Следукщий сигнал "СТО((", поступивший на преобразователь через время, большее чем с„„ относительно преды" дущего сигнала "СТОП", вызывает зались очередной "1" в регистр 10 памяти и перезапись информации из N"ðàçðÿäíoro счетчика 5 импульсов в блок регистров памяти. При этом информация. хоанившаяся в регистрах 11.1-11 N,ñäâèràется в следующий разряд. После поступления и обработки к-го сигнала

"СТОП" в регистре 10 памяти содержится к-единиц, а в блоке 11 "к" N-разрядных цифровых кодов, соответствующих "к" временным интервалам. Признаком поступления и обработки «-го сиг" нала "СТОП" служит появление "1" в к-ом разряде регистра 10 памяти. Пос ле этого блок 12 управления блокирует элемент 6 И и элемент 7 И, блоки" рует поступление импульсов серии им" пульсов на счетный вход N-разрядного счетчика 5 импульсов, срабатывает

N-разрядный счетчик 5 импульсов, yc" танавливает уровень логического "0" . на информационном входе регистра 10 памяти и выставляет сигнал »I ОТОВ-.

НОСТЬ". После к-ro цикла считывания информации в к-ом разряде регистра

10 содержится логический "0", при появлении которого блок !О блока 12 управления снимает сигнал ТОТОВНОСТЬ", устанавливает логическую: "l" на информационном входе регистра 10, разЬлокирует элементы 6 И и 7 И. Иногостоповый преобразователь готов к измерению следующих временных интервалов. При необходимости прервать процесс измерения временных интервалов после поступления м-го сигнала "СТОП" (м к) подают сигнал "КОНЕЦ ИЗМЕРЕ"

НИЯ . При этом блок 12 управления блокирует элементы 6 И и 7 И, блокирует поступление серии импульсов на счет- .

14 ный вход N-разрядного счетчика 5 импульсов, сбрасывает N-разрядный счетчик 5 импульсов, устанавливает логический "9 на информационном входе регистра 10 памяти и производит сДвиг информации в регистре памяти и в блоке 11 регистров памяти. В момент появления "t" в к-ом разряде регистра

10 памяти сдвиг информации прекращает ся, блок управления устанавливает с гнал ТОТОВНОСТЪ", начина ется переза пись из блока ll регистров памяти

BoI внешнюю систему регистрации результатов измерения по сигналам "ОПРОС".

После "м" циклов перезаписи в к-ом разряде регистра 10 памяти появляется логический "О", после чего сигнал ТОТОВНОСТЪ| снимается, на информационны вход регистра 10 памяти подается логическая "1", элемент 6 И и эле.-, мент 7 И открываются. Действие сигна.Па р-переполнение М-разрядного счетчика 5 импульсов, если он выработался до поступления к-ro сигнала "СТОП", вн логично действию сигнала "КОНЕЦ ИЗМЕ ЕНИЯ". Следует отметить, цто в блоке 8 задержки использованы триггеры, одно"

irvrieaie с используемыми в N-разрядном счетчике 5 импульсов, при этом достигается равенство времени распространения сигнала по N-разрядному счетчику 5 импульсов с временем распрост- райения сигнала по блоку 8..задержки, тем самым обеспечивается правильность перезаписи информации в блок регистроб памяти.

Применение блока регистров 11 памя ти,последьаательно-параллельного действия, выполненного в виде N к-разрядных сдвиговых регистров, обуслов-. леНо получением гарантированного мертвого времени .й„„ не зависящего от длины N-разрядного счетчика 5 им" пульсов и от быстродействия внешней системы регистрации результатов измерения. формула изобретения

1, Иногостоповый преобразователь временных интер ва лов в циф ро вой код,. содержащий генератор тактовых импульсов, выходы которого подключены к перВым входам формирователя импульсов и формирователя серии импульсов, выход которого соединен со счетным вхоt дом счетцика импульсов, выход форми. рователя импульсов подключен к входу

682Я 8 блока задержки, элемент ИЛИ, регистр памяти, блок управления; о т л и ч а ю шийся тем, что, с целью повышения точности и быстродействия преобразования, в него введены блок элементов

ИЛИ, блок регистров памяти и первый и второй элементы И, выходы которых соответственно подключены к вторым вхо" дам Формирователя импульсов и формирователя серии импульсов, третий вход последнего соединен с первыми входами первого и второго элементов И, с информационными входами регистра памяти, с R-входом счетчика импульсов и с первым выходом блока управления, второй выход которого подключен к первым входам блока элементов ИЛИ, вторые входы которого подключены к отводам

20 блока задержки, выходы блока элементов ИЛИ подключены к счетным входам, регистра памяти и блока регистров памяти соответственно, информационные входы блока регистров памяти подключен ны к разрядным выходам счетцика импульсов, выход переполнения которого под— ключен к первому входу элемента ИЛИ, второй вход которого подключен к выходу регистра памяти и первому входу

Ьлока управления, второй вход которо" го подключен к выходу элемента ИЛИ, третий вход Ьлока управления соединен с К-входом регистра памяти и шиной

"СБРОС", третий вход элемента ИЛИ сое" динен с шиной "КОНЕЦ ИЗМЕРЕНИЯ".

35 2. ПреоЬразователь по и. 1, о т л и ч а ю шийся тем, что,блок упа в авления содержит последовательно соединенные формирователь короткого импульса, первый эпемент ИЛИ, D-триг®О ге

-.р, элемент задержки, третий элемент И, управляемый генератор, второй элемент ИЛИ и элемент И-НЕ, первый вход которого соединен с выходом эле" мента задержки, второй вход элемен °

Ц Tz И-НЕ

И НЕ соединен с входом формирователя короткого импульса и является первым входом блока управления, второй вход первого элемента ИЛИ является третьим входом блока управления

И в ьход элемента И-НЕ соединен с вторым

Р Э входом элемента И, при этом D-вход

D-триггера подключен к шине нУСТАНОВДI1

KA О, С-вход D-триггера является вторым входом блока управления и я- .

5$ мой пря- . и выход Э-триггера является первым выходом блока управления, выход второго элемента ИЛИ является вторым выходом блока управления, 14б82 !

19 — ) .

Цма . Z

Редактор Е. Полионова

Заказ 2309 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Рауиская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

15

/О

М g

Составитель С. Кротова

Техред- А.Кравчук Корректор А. Обручар