Устройство для синхронизации блоков вычислительной системы

 

Изобретение относится к вычислительной технике и может быть использовано для синхронизации работы блоков вычислительной системы. Отличительной особенностью устройства является то, что оно позволяет получать высокочастотные сигналы при передаче низкочастотных сигналов. Целью изобретения является расширение функциональных возможностей за счет передачи высокочастотных сигналов по низкочастотному каналу связи. Поставленная цель достигается за счет введения блока 1 распределения син}сросигналов, содержащего тактовый генератор 9, элемент НЕ 4, делитель 5 частоты, триггеры 6,7,8. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

091 01) (ду 4 G 06 Р 1/04

6ИИВгиц

GllHCAHHE ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР (21) 4248718/24-24 (22) 23.О3.87 (46) 23.03.89. Бюл. В 11 (72) И.А.Пшеничкин и А.П.Мясников (53) 681.3 (088.8) (56) Авторское свидетельство СССР

И 660043, кл. G 06 F 1/04, 1977.

Авторское свидетельство СССР

В 898408, кл. G 06 F 1/04, 1979. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

БЛОКОВ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к вычислительной технике и может быть ис пользовано для синхронизации работы блоков вычислительной системы, Отличительной особенностью устройства является то, что оно позволяет получать высокочастотные сигналы при передаче низкочастотных сигналов. Целью изобретения является расширение функциональных возможностей за счет передачи высокочастотных сигналов по низкочастотному каналу связи. Поставленная цель достигается за счет вве-. дения блока 1 распределения синхроеигналов, содержащего тактовый генератор 9, злемент НЕ 4, делитель 5 частоты, триггеры 6,7,8. 2 ил.

1467551

Изобретение относится к вычислительной технике и может быть использовано для синхронизации работы блоков вычислительной системы.

Цель изобретения — расширение функциональных возможностей эа счет передачи высокочастотных сигналов по низкочастотному каналу связи.

На фиг.1 представлена функцио - 10 нальная схема устройства; на фиг.2временные диаграммы его работы (номера временных диаграмм соответствуют номерам элементов, на выходах которых показаны временные диаграм- 15 мы).

Устройство содержит блок 1 распределения синхросигналов, блоки 2 формирования синхросигналов, выходы

3. 2О

Блок 1 содержит элемент НЕ 4, делитель 5 частоты, триггеры 6-8, задающий генератор 9, элементы 10 и 11 сложения по модулю два и элемент

ИЛИ 12. 25

Устройство работает следующим образом.

Импульсы с выхода тактового гене ратора 9 инвертируются элементом

НЕ 4, с выхода этого элемента импуль- ЗО сы поступают на вход делителя 5 частоты, образуя на его выходе импульсную последовательность, которая поступает на информационный вход триг гера 6, на синхровход которого подаются импульсы с тактового генератрра.

При этом на выходе триггера 6 образуется импульсная последовательность, которая поступает на информационный вход триггера 7, на синхровход кото- 4О рого поступают импульсы с выхода элемента НЕ 4. При этом на выходе триггера 7 образуется импульсная последовательность, которая поступает на информационный вход триггера 8, на синхровход которого поступают импульсы с тактового генератора 9 (фиг.2).

Последовательности импульсов с выходов делителя 5 частоты и триггеров 6-8 представляют собой последовательности прямоугольных импульсов с частотой в четыре раза меньше частоты тактового генератора 9, причем каждая последовательность сдвинута по фазе относительно предыдущей на одну восьмую периода, эти последовательности поступают на выходы блока 1, с которых по линиям связи поступают на входы блоков 2, В блоках 2 эти последовательности поступают на входы элементов 10 и

11 сложения.по модулю два, с выходов которых они поступают на входы элемента ИЛИ 12, на выходе которого образуется последовательность, частота которой в четыре раза превьппает частоту, передаваемую по линиям связи. ъ

Формула изобретения

Устройство для синхронизации блоков вычислительнсй системы, содержащее а блоков формирования синхросигналов, каждый из которых содержит два элемента сложения по модулю два и элемент ИЛИ, причем в каждом блоке формирования синхросигналов выходы элементов сложения по модулю два соединены с входами элемента

ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет передачи высокочастотных сигналов по низкочастотному каналу связи, в устройство введен блок распределения синхросигналов, причем первый, второй, третий и четвертый выходы блока распределения синхросигналов соединены соответственно с первым, вторым, третьим и четвертым синхровходами. блоков формирования синхросигналов, выходы блоков формирования синхросигналов являются выходами устройст ва, причем блок распределения синхросигналов содержит задающий генератор, элемент НЕ, делитель частоты и три триггера, причем выход задающего генератора соединен с входом элемента НЕ, с синхровходом первого триггера и с синхровходом второго триггера, выход элемента НЕ соединен с информационным входом делителя частоты и с синхровходом,третьего триггера, выход делителя частоты соединен с информационным входом первого триггера и является первым выходом блока распределения синхросигналов, выход первого триггера соединен с информационным входом третьего триггера и является вторым выходом блока распределения синхросигнапов, выход третьего триггера соединен с информационным входом второго триггера и является третьим выходом блока распределения синхросигналов, выход

1467551

Составитель Н.Торопова

ТехРед А.Кравчук Корректор Л.Пилипенко

Редактор В.Данко

Тираж 667

Заказ 1196/45

Подписное

ВНИИПИ Государственного комитета по-изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 второго триггера является четвертым выходом блока распределения синхросигналов, причем в каждом блоке формирования синхросигналов первый и второй синхровходы соединены соответственно с первым и вторым входами первого элемента сложения по модулю два третий и четвертыи синхровходы блока формирования синхросигналов соединены с первым и вторым входами второго элемента сложения по модулю два, выход элемента ИЛИ является выходом блока формирования синхросигналов.