Устройство для синхронизации вычислительной системы

 

Изобретение относится к автоматике и вычислительной технике и мсжет быть использовано для синхронизации вычислительной системы, работающей в реальном времени. Целью изобретения является увеличение точности синхронизации. Устройство со-- держит задающий генератор 1, регистр 2, группу элементов НЕ 3, элемент И 4, управляемый делитель 5 частоты, счетчик 6, дешифратор 7. Допустимая относительная погрешность генератора равна /fо . Подключая дополнительные разряды к счетчику 6 и регистру 2, увеличивая таким образом и, можно обеспечить высокую точность синхронизации даже при относительно невысокой стабильности генератора . 4 ил. (О

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5g 4 G 06 F 1/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИД ТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4159070/24-24 (22) 05.12.86 (46) 07.02.89. Бюл. 11 . 5 (71) Научно-исследовательский физикотехнический институт при Горьковском государственном университете им. Н.И.Лобачевского (72) Н.Н.Макаров (53) 681.3(088.8) (56) Авторское свидетельство СССР

11" 1068921, кл. G 06 F 1/04, 1982.

Авторское свидетельство СССР

У 1149235, кл. G 06 Р 1/04 1983. (54) УСТРОЙСТВО ДЛЯ СИНХРОЬ 1ЗАЦИИ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение относится к автоматИке и вычислительной технике и мс-„„SU„„1456942 А1 жет быть использовано для синхронизации вычислительной системы, работающей в реальном времени. Целью изобретения является увеличение точности синхронизации. Устройство со-. держит задающий генератор 1, регистр

2, группу элементов НЕ 3 элемент

И 4, управляемый делитель 5 частоты, счетчик б, дешифратор 7. Допустимая относительная погрешность генератора равна +2 " /fo Подключая дополнительные разряды к счетчику 6 и регистру 2, увеличивая таким образом и, можно обеспечить высокую точность синхронизации даже при относительно невысокой стабильности генератора. 4 ил.

1456942

Изобретение относится к автоматике и вычислительной технике и может быть использовано для синхронизации вычислительной системы, работающей в реальном времени.

Целью изобретения является повышение точности синхронизации.

На фиг.l приведена принципиальная схема устройства; на фиг.2 — временные диаграммы работы устройства; на фиг.3 " структурная схема управляемого делителя частоты; на фиг.4— схема 21-разрядного управляемого делителя частоты.

Устройство содержит задающий генератор 1, регистр 2, группу элементов НЕ 3, элемент И 4, управляемый делитель 5 частоты„ счетчик 6, дешифратор 7, тактовый вход 8, вход

9 установки и выходы 10 устройства.

Делитель 5 частоты содержит счетчик 11, элементы 12 и 13 запрета, элементы И )4 — 19 и элемент ИЛИ 20.

Для приема 21-разрядного делителя частоты используются делители 21

24 частоты и элемент НЕ-ИЛИ 25.

Устройство работает следующим образом.

После включения устройства на вход 9 запуска подается сигнал, который разрешает прохождение стробирующего сигнала с тактового входа 8 через элемент И 4 на вход сброса в "0" счетчика 6. При этом нулевой код счетчика 6 переписывается стробирующим сигналом в регистр 2. По окончании стробирующего сигнала запуска с входа 9 должен быть снят сигнал запуска. Нулевой код с выхода регистра

2 преобразуется элементами НЕ 3 груп" пы, s n-разрядный код А,=01)...ill который поступает на управляющие входы делителя 5, Последний. преобразует частоту f импульсов генератора 1 согласно выражению (l)

Счетчик 6 под действием входных импульсов генерирует на выходе циклически изменяющийся двоичный код, который поступает на дешифратор 7. и

На выходе дешифратора формируется 2 выходных импульсных последовательностей. Через время Т, равное периоду стробирующего сигнала, код с выхода счетчика 6 переписывается в регистр

2. Если частота f генератора 1 рав10

30 на номинальной частоте f,, которая должна быть подобрана согласно выражению

2 (2) то в момент действия стробирующего сигнала в счетчике 6 будет нулевой код. При этом работа делителя в следующем периоде Т описывается выражением (1).

Если частота f, отклонилась от номинальной частоты f,, то в счетчике 6 в момент действия стробирующего сигнала находится код йА, отличный от нуля, при этом если f r f то код А отрицательный (в старшем п-м разряде кода единица), если

f > f,,то код А А положительный (в старшем и-м разряде кода ноль}.

Код 11 А преобразуется элементами НЕ

3 группы в код А, согласно выражению

А„ = Ао — 6,А, а частота f на выходе делителя 5 равна

А

f = f —

2"

Если АА> О, то и (О 5 f<, следовательно, в счетчик 6 в следующем периоде Z поступает большее число импульсов, которое компенсирует ошибку, полученную в предыдущем периоде Т.

Если А < О, то f o 0,5 f<, а в счетчик 6 поступает меньшее число импульсов, чем в предыдущем периоде Т.

Управляемый делитель 5 частоты мо1 жет быть выполнен на микросхемах

К 155 ИЕ8. Элемент запрета предназначен для формирования импульса переноса на следующую ступень делителя, а элементы И 14 - 19 формируют импульсные последовательности, частота кото-. рых в зависимости от номера элемента изменяется по двоичному закону.

На выходе элемента И 14 формируется последовательность, содержащая каждый второй импульс делителя, на выходе элемента И 15 - каждый четвертый и т.д. Элементы И 14 — 19 стробируются сигналами управляющего кода. При единичном сигнале в соответствующем разряде управляющего кода соответствующая последовательность импульсов пропускается на элемент ИЛИ 20, а при нулевом запрещается. Таким образом, в зависимости от управляющего кода за один цикл пересчета счетчика 11 на выходе микросхем К 155 ИЕ8 может быть получено

1456942

Устройство для синхронизации вычислительной системы, содержащее saдающий генератор, элемент И, счетчик и дешифратор, причем разрядные выходы счетчика соединены с входами дешифратора, выходы которого являются выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения точности синхронизации, в устройство введены регистр, группа элементов НЕ, управляемый делитель частоты, причем выход задающего генератора соединен с информационным входом управляемого делителя частоты, -выход которого соединен со счетным любое число импульсов от 0 до 63.

Для получения делителей большей разрядности, чем 6, микросхемы соединяются последовательно.

Пример. f = 2 Гц, n 6, Т 1 с (используются метки времени системы единого времени с частотой

1 Гц), тогда 0 = 21, А„2 — !, Рассматриваются четыре последова- 10 тельных цикла: 1 цикл - частота генератора f, = 2 - 50 Гц; 2 цикл— 21

Е, = 2 Гц; 3 цикл — f, =2 +50 Гц;

2i 21

4 цикл - f < 2 + 50 Гц. Работа устройства для данного случая пояс- 15 няется временной диаграммой (фиг.2).

В первом цикле после сброса устройства код 6 А=О, код А,=А - 6А

2ЙО «! f (2 1. 50)(22Î 1)/2 ß «2™«26

В счетчик Ь поступает каждый вто- 20 рой импульс с генератора l (фиг.2,г).

За первый цикл в счетчик 6 поступает

20 — 26 импульсов, а в регистр 2 в конце цикла записывается код А-26.

На выходах дешифратора последователь- 25 но формируются импульсы, причем последние 26 импульсов в первом цикле не успевают сформироваться °

Во втором цикле код 6А= -26, А, =2 +25, f =2 (2 +25) /2 =2 +25 ° 30

В счетчик 6 поступают каждый второй импульс генератора и 25 дополнительных импульсов, распределенньм равномерно по всему циклу (на фиг.2,г дополнительные импульсы выделенны жирной чертой). За второй цикл в ао счетчик 6 поступает 2 +25 импульсов, а в регистр 2 в конце цикла записывается код А = -l. Дополнительные 25 импульсов компенсируют ошибку, возни- 40 кающую в первом цикле, а дешифратор вьщает дополнительные импульсы, не сформированные в первом цикле.

В третьем цикле код !! А=-l, А, =2

Е =(2 +50) 20 /2 =20 +25. 45

3а время третьего цикла в счетчик

6 поступает 25 лишних импульсов, причем в регистр 2 в конце цикла saписывается код A=25, а дешифратор выдает 25 лишних выходных импульсов. 60

В четвертом цикле код и A=25, А = =2 26э Еа=(2 5Q)(2 26)/2 2 «1

В течение четвертого цикла каждый второй импульс не поступает на счетчик 6 (на фиг.2, г импульсы указаны штрихованной линией). Эти импульсы компенсируют ошибку, полученную в третьем цикле, однако из-эа того, что частота генератора в четвертом цикле отличается от номинальной, в счетчике накапливается новая ошибка, а в регистр 2 записывается в конце цикла код g А= 24.

Анализируя изложенное, можно заключить-, что ошибка, полученная в

К-м цикле, компенсируется (К+1)-м цикле с точностью -l импульс.

Если нестабильность частоты генератора является долговременной, то нулевое состояние счетчика 6 появляется либо с опережением, либо с задержкой на несколько тактов по отношению к синхронизирующему импульсу.

Однако средняя частота выходных сигналов дешифратора стабильна. Накопление ошибки в устройстве исключено из-за наличия следящего режима (при увеличении ошибки в плюс уменьшается коэффициент умножения делителя, и наоборот). При использовании устройства для тактирования вычислительной. системы, работающей в реальном времени, исключается накопление ошибки и уход рассчитанного ЭВМ времени от реального на величину более чему

5 Е мак, /4, - где 6. f м кс — допустим отклонение частоты генератора (для рассмотренного примерауход времени возможен не более чем на 32 мкс).

Допустимая относительная погрешность частоты генератора равна

4- 2" /f.. Подключая дополнительные разряды к счетчику 6 и регистру 2, увеличивая таким образом и, можно обеспечить высокую точность синхронизации. даже при относительно невысокой стабильности генератора.

Формула изобретения

1456942 . авив. выходом счетчика, разрядные выходы которого соединены с информационными входами регистра, вход разрешения записи которого соединен с первым входом элемента И и является тактовым входом устройства, второй вход элемента И является входом запуска устройства, выход элемента И соеди-. нен с входом сброса в "О" счетчика, выходы регистра с первого по (К-1)-й соединены соответственно с входами элементов HE с первого по (К-1)-й группы, К-й выход регистра соединен

5 с входами элементов НЕ с К-го по (n-1)-й .и со и"м информационным входом управляемого делителя частоты, выходы элементов HE с первого по (и"1)-й соединены с информационными

10 входами с первого по (n-1)-й управляемого делителя частоты.

1456942

Составитель Н.Торопова

Техред А.Кравчук Корректор О.Кравцова

Редактор О . Юрко в ецкая

Пронзводсгвенно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Заказ 7552/46 Тираж 667 Подписное

ВНИИПИ iо.ударственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5