Устройство для деления переменной на целое число
Изобретение относится к вычислительной технике и может быть использовано в различных системах для вычисления элементарных функций. Целью изобретения является повьшение быстродействия устройства Для этого устройство для деления переменной на целое число, содержащее сумматор-вычитатель 3, регистр 4, триггер 5, сдвиговые регистры 6, 10, имеет новую организацию связейо 1 ил
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 С 06 F 7/52
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4250030/24-24 (22) 27.05.87 (46) 23.11.88. Бюл. И - 43 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.Е. Золотовский и Р В. Коробков (53) 681.33(088.8) (56) Авторское свидетельство СССР
У 1164698, кл. С 06 F 7/52, 1983, Авторское .свидетельство СССРВ 898423 ° кл. С 06 F 7/52, 1980.,ЛК, 14 95 2 А1 (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ПЕРЕИЕННОЙ НА ЦЕЛОЕ ЧИСЛО (57) Изобретение относится к вычислительной технике и может быть использовано в различных системах для вычисления элементарных функций. Целью изобретения является повышение быстродействия устройства. Для этого устройство для деления переменной на целое число, содержащее сумматор-вычитатель 3, регистр 4, триггер 5, сдвиговые регистры 6, 10, имеет новую организацию связей. 1 ил.
1439582
Рг.4
1 т ВХ,1
L См.3
Зг,4
2 т ВХ1
См. 3
3 т ВХ..1
См.3
00.00000001
00 00000101
11 11111100 Рг.б 0000010
11 11111001
00 00000101
11 11111110 Рг.б 0000100
11 11111100
00 00000101
00 00000001 Рг 6 00-"-1001
Изобретение относится к вычислительной технике и может быть использовано в различных системах для вычисления элементарных функций.
Целью изобретения является повышение быстродействия.
На чертеже представлена схема устройства. для деления переменной на целое число, Устройство содержит вход 1 числа устройства., вход 2 начальной установки устройства,- сумматор-вычитатель 3, регистр 4, триггер 5, первый сдвиговый регистр 6, тактовый вход 7 устройства вхсд 8 знака переменной устройства, выход 9 устройства, второй сдвиговый регистр 10 и вход 11 моду-: ля переменной устройства, Устройство работает следующим образом, На. вход 1 устройства подается =,IIàчение числа К, значение модуля пер менной Х с входа Ii устройства записывается B регистр 10. Триггер 5 устанавливается B QpIIEHMkkoQ состояние сиги «пом с входа 2 устройства. Так как Е всегда положительно, то знак результата совпадает со знаком Х, Резул.-.тат формируется H виде модуля числа,, а знак Х заносится в регистр 6 одновременно с записью значащих в регистр 10. Деление начинается с подачеи тактовых импульсов количество которых равно количеству формируемьп" .разрядов частного., на вход 7 устройства.
Для удобства дальнейшая работа иллюстри-ануе:.ся примером деления Х =
0.110101 (1.110101) на 5(0101) „
Сумматор-вычитатель 3 принципиально может иметь произвольное число разрядов r. В рассматриваемом устройстве r = 9 плюс два знаковых разряда (всего 11 разрядов);
Pr 6 0000001
Рг.4 00 00000011
4 т ВХ. 1 00 00000101
См.3 11 11111110 Pr.б 00 10010
Рг.4 11 11111100
5 т ВХ.I 00 00000101
См.3 . 00 00000001 Рг.б 0100101
Рг.4 00 00000011
6 т ВХ.i 00 00000101
См.3 ii 11111110 Рг.б 1001010
Х
Таким образом, результат У = =
1.001010 = 0.001010.
Формула изобретения
Устройство для деления переменной на целое число, содержащее сумматорвычитатель, регистр, первый и второй сцвиговые регистры, триггер, причем выход регистра соединен с входами разрядов, кроме младшего, первого информационного входа сумматора-вычитателя, инверсный выход знакового разряда которых соединен с информационным входом триггера, вход установки в "1" которого соединен с входом начальной установки устройства, тактовый вход которого соединен с входом разрешения приема триггера, с. входами разрешения сдвига первого и второго сдвиговых регистров, выход первого сдвигового регистра является выходом устройства, вход модуля переменной устройства соединен с информационным входом второго сдвигового регистра, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, вход знака переменной устройства соединен с установочным входом первого сдвигового регистра, информационный вход которого соединен с информационным входом триггера„ прямой и инверсный выходы которого соединены соответственно с входами разрешения вычитания и сложения сумматора-вычитателя, второй информационный вход которого соединен с входом числа устройства, выходы значащих разрядов сумматора-вычитателя соединены со сдвигом на один разряд в сторону старших разрядов с входами разрядов регистра, выход вторorо сдвигового регистра соединен с входом младшего разряда первого информационного входа сумматора-вычитателя.
