Интегратор

 

Изобретение относится к аналоговой и аналого-цифровой вычислительйбй технике и поэволяет повысить, точность интегрирования интегратора на переключаемых конденсаторах с параллельной имитацией резистора. В устройство , содержащее конденсатор 2 в цепи обратной связи операционного усилителя 1 и имитацию резистора на переключаемьрс конденсаторах, введены дополнительные конденсатор 4 и два ключа 7 и 8. Предлагаемое устройство может быть использовано при создании различных устройств автоматики и вычислительной техники, прежде всего в интегральном исполнении. 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (191 (11) (5D 4 G 06 G 7 ) 86

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4221171/24-24 (22) 02.04.87 (46) 30.10.88. Вюл. У 40 (72) В.А.Семенов и П.С.Брондз (53) 681.335 (088.8) (56) ТИИЭР., Т.7) 1983, У 8, с..37, рис,За.

Заявка Японии У 58-47351, кл. С 06 6 7/184, оцублик. 19.)1.84. (54) ИНТЕГРАТОР (57) Изобретение относится к аналоговой и аналого-цифровой вычислительной технике, и позволяет повысить точность интегрирования интегратора на переключаемых конденсаторах с параллельной имитацией резистора. В устройство, содержащее конденсатор 2 в цепи обратной связи операционного усилителя 1 и имитацию резистора на переключаемых конденсаторах, введены дополнительные конденсатор 4 и два клю— ча 7 и 8. Предлагаемое устройство может быть использовано при создании различных устройств автоматики и вычислительной техники, прежде всего в интегральном исполнении. 3 ил, Изобретение относится к автоматике и вычислительной технике, предназначено для формирования аналогового сигнала, пропорционального интег. ралу от входного сигнала, и может найти применение в аналоговых и гибридных вычислительных устройствах, а также в специализированных устройствах обработки информации. 1Î

Целью изобретения является повышение точности интегрирования.

На фиг.1 представлена функциональная схема интегратора; на фиг.2— временные диаграммы сигналов управления ключами; на фиг.З вЂ” схемные конфигурации, возникающие на различных этапах работы предлагаемого устроиства.

Интегратор содержит операционный

1 усилитель 1, интегрирующий конденсатор 2, первый и второй запоминающие конденсаторы 3 и 4, первый-четвертый ключи 5-8, например, на полевых транзисторах. 25

Интегратор работает в дискретном времени с периодом (тактом) дискретизации Т. Каждый такт разбивается на р подтактов (р — четное) . Временные диаграммы сигналов управления ключами, изображенные на фиг,2, соот-! ветствуют р = 8.

В первом подтакте выполняется вы. борка текущего значения выходного сигнала с запоминанием его на последовательно соединенных втором 3 и третьем 4 конденсаторах (С -и С ). Замкнут первый ключ 5 (остальные ключи разомкнуты) с образованием схемной конфигура. ции, изображеннои на фиг,За. При С 4р

:, С напряжение на конденсаторе 3

Э

"e " Пв /2 °

Во втором подтакте замкнут третий ключ 7 (остальные ключи разомкнуты) в образованием схемкой конфигурации

45 (см.фиг,Зб) .Третий конденсатор 4 разряжается через открытый третий ключ

7. К концу такта напряжение на конденсаторе 4 равно нулю:

U =О. с

Напряжение на втором конденсаторе

3 сохраняет значение из предыдущего такта:

Uñ Пех /2 °

Таким образом, в этом такте выполняется сброс заряда с конденсатора 4.

В третьем подтакте осуществляется деление заряда между конденсаторами

3 и 4.

Замкнут четвертый ключ 8 (осталь" ные ключи разомкнуты) с образованием схемной конфигурации (фиг,Зв), Заряд второго конденсатора 3 перераспределяется между вторым 3 и третьим

4 конденсаторами. При С = С > заряд делится пополам и Uc. = Ц U /4. с с вх

Далее вплоть до заключительного р-го подтакта работа устройства в четных подтактах соответствует подтакту 2, а в нечетных — подтакту 3.

При этом в некотором j-м нечетном подтакте заряд делится поровну между конденсаторами 3 и 4. Напряжение на конденсаторе 2 к концу такта

В некотором j-м четном подтакте (1 р) выполняется подготовка (разряд) конденсатора 3 к новому делению заряда, а конденсатор 2-сохраняет значение напряжения из предыдущего такта.

В заключительном р-м подтакте заряд конденсатора 3 передается на конденсатор 2, участвуя в формировании интегральной суммы. В этом такте выходное напряжение получает соответствующее приращение, Замкнуты ключи 6 и 7, ключи 5 и 8 разомкнуты. При этом образуется схемная конфигурация, изображенная на фиг.Зг. Обкладка конденсатора 3, присоединенная к инвертирующему входу операционного усилителя, благодаря действию орицательной обратной связи находится под потенциалом общей шины. Заряд конденсатора 3 "перекачивается" на конденсатор 2, что вызывает приращение напряжения на выходе устройства

-Рй ьых вя

Таким образом, коэффициент передачи предлагаемого интегратора описывается выражением (при С, = С = С ) — P(aft

М

В устройстве-прототипе для обеспечения коэффициента передачи интегратора той же величины необходимо иметь

1434458

С =С 2

Оценим выигрыш по точности величиной

2 /2+2 кн/ к

Основным преимуществом предлагаемо- P го устройства является повышенная точ- IIp p = 8 выигрыш по точности состав5 ,ность интегрирования ° ляет 8 раэ; при р 16 — 64 раза.

Относительное отклонение коэф- Отметим, что введение дополнительфициента передачи от номинального ных конденсаторов и аналогового ключа значения до предлагаемого устройства несущественно усложняет предлагаемое определяется формулой 10 устройство по сравнению с устройством-прототипом. Зто связано с тем, 8к- (к-к )/к что в интегральной схемотехнике слои4 "нам НОМ ность устройства оценивается прежде

3 С,(1-p/4) — 3 С „ всего площадью, занимаемой на крис15 талле. В предлагаемом устройстве сумгде 8С, 6С вЂ” относительные откло" ма емкостей конденсаторов (а следованения емкостей конденсаторов 2 и 4 тельно, и занимаемая ими площадь) в от емкости, конденсатора 3, (2 + 1)/3

3 раэ меньше, чем в устройПредположим теперь, что 8 С, оС стве-прототипе. Например, при р 8 оС вЂ” независимые величины, распре- 20

1 экономия в площади, занимаемой кондеиделенные по одинаковому закону и саторами, составляет 5,7 раза. Поимеющие одинаковые числовые характескольку аналоговый ключ представляет ристики: математическое ожидание собой просто полевой транзистор, то

М(8С = О и среднеквадратичное откло площадь занимаемая к чом нение (7с ТогДа среДнекваДРатичное ся пренебрежимо малой в сравнении с отклонение коэффициента передачи в предлагаемом устройстве

Формула и э о б р е т е н и я ((К„) = ();

Интегратор, содержащий операционный усилитель, выход которого является выходом интегратора и через интегриа в устройстве»прототипе

6 {Kцj = 2 рующий конденсатор соединен с инверти рующим его входом, первый и второй

З5,ключи, соединенные последовательно

Оценим выигрыш по точности величиной и подключенные одним свободным выводом к входу интегратора, включенные е =6 (KÄ)/G (к„) 2 /((1-р/4)+>. последовательно первый и второй эапошиной нулевого потенциала, и третий ключ, подключенный одним иэ выводов к к шине нулевого потенциала, о т л и,ч а ю шийся тем, что, с целью повышения точности интегрирования, он содержит четвертый ключ, включенный между шиной нулевого потенциала и общим выводом первого и второго ключей, соединенным с второй обкладкой первого запоминающего конденсатора, к общему выводу первого и второго запоминающих конденсаторов подключен второй вывод третьего ключа, а второй свободный вывод последовательно соединенных ключей подключен к к инвертирукццему входу операционного усилителя

55 К„= — (р/4) Р, а в устройстве-прототипе о К„= 2 о

При р = 8 имеем Е 16/ Г2 11,3; при р = 16 Е = 256/410 = 81.

Таким образом, предлагаемое устройство позволяет уменьшить среднеквадратичное отклонение коэффициента пе" редачи на порядок и лучше при равных требованиях к точности согласования емкостей конденсаторов.

В другом, крайнем случае, при жесткой корреляции отклонений емкостей конденсаторов 6С, = 6 С = 6С, отклонение коэффициента передачи в предлагаемом устройстве минающие конденсаторы, вторая обклад40 ка второго из которых соединена с

1434458

Отар

ЗанЯв

1434458

Составитель С.Белан

Редактор N.Áàíäóðà Техред 11.Дидык Корректор Г.Решетник

Заказ 5557/52 Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, я 4