Сумматор по модулю три
Изобретение относится к вычислительной технике и может быть использовано при построении систем передачи и переработки дискретной информации. Цель изобретения - расширение области применения сумматора за счет возможности .использования неприведенных значений операндов. Сумматор по модулю три содерлсит элемент И 1, элемент ШШ-НЕ 2, элемент сложения по модулю два 3, элемент И 4,элемент ИПИ-НЕ 5, элемент сложения по модулю два 6, элементы И 7-10, элементы 1-ШИ 11, 12, элементы И 13, 14. На элементах 1-3 формируется унитарный код числа единиц на входах а7 и Ь7, а на элементах 4-6 - унитарный код числа единиц на входах а и Ь . Элементы И 7, 8, 13 и элемент ИЛИ 11 по двум унитарным кодам формируют первый (младший) разряд выходного кода, а элементы И 9, 10, 14 и элемент ИЛИ 12 по двум унитарным кодам формируют второй (старший) разряд выходного кода. 1 ил., 1 табл. (Л
СОЮЗ COBETCHHX
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК.,80 ИЗ25ОЗ А2 (51)4 G06 F 7 4 ®и„„„, / -,„)3
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н A BT0PCHOMY. СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1381488 (21) 4144102/24-24 (22) 04. t 1,86 (46) 23. 10. 88. Бюл. № 39 (72) О.Н.Музыченко (53) 681 ° 325 ° 5(088.8) (56) Авторское свидетельство СССР № 138 1488, кл, 0 06 F 7/49,26,.03.86.
Сумматор по моцулю три содержит элемент И 1, элемент ИЛИ-НЕ 2, элемент сложения по модулю два 3, элемент
Ъ
И 4,элемент ИЛИ-НЕ 5, элемент сложения по модулю два 6, элементы
И 7-10 элементы ИЛИ 11, 12, элементы И 13, 14. На элементах 1-3 формируется унитарный код числа единиц на входах а и Ьz, а на элементах 4-6 — унитарный код числа единиц на входах а, и Ь,, Элементы
И 7, 8, 13 и элемент ИЛИ 11 по двум унитарным кодам:формируют первый (младший) разряд выходного кода, а элементы И 9, 10, 14 и элемент
ИЛИ 12 по двум унитарным кодам форtD мируют второй (старший) разряд выходного кода. 1 ил., 1 табл. (54) СУММАТОР ПО МОДУЛИ ТРИ (57) Изобретение относится к вычислительной технике и может быть использовано при построении систем передачи и переработки дискретной информации. Цель изобретения — расширение области применения сумматора за счет возможности использования неприведенных значений операндов.
1432503 которой приведены выходные сигналы всех элементов схемы для всех значений входных сигналов.
Выходные сигналы
О 13 4 У оРа
Выходные сигналы элементов схемы.Входные
1сиг налы
2 3 4 5
6 7 8 (а !
Ъ1 а2 Ьг
2. (элемент
12) (элемент
11) . 1 1 О 0 О !
1 .О О 1 О
1 О 1 О О О О 1 О О О О
О 1 О О 1 О О О 0 0 О О О
О 1 1 О О 0 1 О О 1 0 О О О 0 О О О
О О 1 1 1 О О О 1 О 1 О О 0 О О 1 О
1 О О О О 1 О О О 1 О 1 О О О О 1 О
1 О О 0 1 О 1 О О О О 1 О
О 1 О 1 О О О 0 1 О О О 1
О 1 О О О
О О 1 О О
О О О 1 О О i 0 1 О О О О 1 О О О .1
О О
О О
О О О О 0 0 1 О О 1 О О О О О О
1 1 1 1 1 О О 1 О О О О О О О О
1 1 1 О О О 1 1 О О О О О О .1 О 1 О
1 1 О 1 О О 1 1 О О .О О О О 1 О 1 О
Изобретение относится к вычислительной технике, может быть испольЗовано при построении систем nepeZtà÷è и переработки дискретной информации и является усовершенствованием изобретения по авт.св.
У 1381488.
Цель изобретения — расширение
Области применения за счет возможноСти использования неприведенных знаений операндов.
На чертеже изображена схема сумматора по модулю три.
Сумматор по модулю три содержит лемент И 1,, элемент ИЛИ-НЕ 2, эле-. ггент 3 сложения по модулю два, элемент И 4, элемент ИЛИ-НЕ 5, элемент сложения по модулю два, элементы
7-10, элементы ИЛИ 11 и 12 и эле генты И 13 и 14.
Функционирование сумматора по моулкг три иллюстрируется таблицей, в
Формула изобретения
Суммат рр по модулю TpH IIo ав T . св .
N 1381488, отличающийся тем, что, с целью расширения области применения за счет воэможности исполь. зования неприведенных значений операндов, в него введены седьмой и восьмой элементы И, причем входы
15 седьмого элемента И соединены соответственно с выходами первого элемента И и второго элемента сложения по модулю два, входы восьмого элемента И соединены соответственно с выхо"
29 дами первого элемента сложения по модулю два и второго элемента И, выходы седьмого и восьмого элементов
И соединены с входами соответственно первого и второго элементов ИЛИ.
l 432503
Продолжение таблицы
Выходные сигналы элементов схемы
Входные сигналы
14 т bl t 0 1 1 1 0 0 0 0 1 0 0 0 0 0 1 0
0 1 1 1 1 0 0 0 0 1 0 0 0 0 0 1 0 1
1 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0
0 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
Составитель А.Клюев
Редактор И.Горная Текред Л.Сердюкова Корректор Н.Король
Заказ 5441/41 Тираж 704 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Выходные сигналы сумматора
1- 1- (эле- (элемент мент
11) 12)


