Сумматор по модулю три

Авторы патента:

G06F7/49 - для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями

Изобретение относится к вычислительной .технике и может быть использовано при построении систем передачи и переработки дискретной информации . Цель изобретения - упрощение сумматора по модулю три. Сумматор по модулю три содержит элемент И 1, элемент РШИ 2, элемент И 3, элемент PfflH 4, элементы И 5-8, элементы 9,10, элементы И 11,12. На элементах И 1, ИЛИ 2 формируется унитарный код числа единиц на входах Ъ , а на элементах И 3, ИЛИ 4 - унитарный код числа единиц на входах Ъ. Элементы И 5,6,11 и элемент ИЛИ 9 по двум унитарным кодам формируют младший разряд выходного кода, а элементы И 7,8 и 12 и элемент ИЛИ 10 по двум унитарным кодам - старший разряд выходного кода. 1 ил., 1 табл. (В

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИ ЕСНИХ

РЕСПУБЛИН

А1 (5D 4 G 06 F 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ ОСУДА СТНЕНН1 1Й HOMHTET CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 4144092/24-24 (22) 04,11.86 (46) 07.06.88.Бюл. 1Ф 2 1 (72) О.Н.Музыченко (53) 681.325.5 (088.8) (56) Сидоров А.М. Методы контроля электронных цифровых машин. М.:Совет-" сКое радио, 1966, с.113,рис, 4 вЂ” 14„

Патент США 4190893, кл. 364/746, опублик. 1980.

1 (54) СУММАТОР ПО МОДУЛЮ ТРИ (57) Изобретение относится к вычисли-. тельной технике и может быть использовано при построении систем передачи и переработки дискретной информации. Цель изобретения вЂ” упрощение сумматора по модулю три. Сумматор по модулю три содержит элемент И 1, элемент ИЛИ 2, элемент И 3, элемент

ИЛИ 4, элементы И 5-8, элементы-. 9, 10, элементы И 11,12. На элементах И 1, ИЛИ 2 формируется унитарный код числа единиц на входах ахи Ь, а на элеl ментах И 3, ИЛИ 4 вЂ” унитарный код числа единиц на входах а„и Ь . Элементы И 5,6, 11 и элемент ИЛИ 9 по двум унитарным кодам формируют младший разряд выходного кода, а элементы И 7,8 и 12 и элемент ИЛИ 10 по двум унитарным кодам вЂ” старший разряд выходного кода. 1 ил., 1 табл. с

1401452

Выходные сигналы элементов схемы

Входные сигналы

Выходные сигналы сумматора

T I I I I I а b> a> Ъ

У1

У2

1 2 3, 4 5 6 7 8 11 12

1 1 0 0 0 0 1 1 0 0 О 1 0 0

1 0 0 1 0 1 0 1 0 0 0 0 О 0

0 1 1 0 0 1 0 1 0 0 0 О, 0 0

1 1 0 0 0 1 0 0 0 0

0 0 1 1

1 0 0 0 0 0 О 1 1 О О 0 . О 0

0 1 0 0 0 0 О 1 1 0 О 0 0 0

0 0 1 0 0 1 0 О 0 0 1 О. 0 0

О 0 0 1 0 1 О 0 0 0 1 0 О 0

0 0 0 0 О О 0 0 0 0 О 0 0 О

1 1 1 1 1 1 1 1 0 О 0 0 0 0

1 1 1 0 0 1 1 1 0 0 . 0 0 1 0

1 1 0 1 0 1 1 1 0 0 0 О 1 0

1 0 1 1 1 1 0 1 0 О 0 0 0 1

О 1 1 1 1 1 0 1 0 О 0 0 0 1

0 1 0 0 1 0 1 0 0 0 О 0 0

0 1 О 1 0 1 0 1 0 0 0 0 0 0

Изобретение относится к вычислительной технике и может быть использовано при построении систем передачи и переработки дискретной информации.

Целью изобретения является упрощение сумматора по модулю три.

На чертеже изображена схема сумматора по модулю три. Формула изобретения

Сумматор по модулю три,.содержащий восемь элементов И, два элемента

ИЛИ и четыре элемента НЕ, причем первый вход первого элемента И соединен с входом старшего разряда первого

Сумматор по модулю три содержит элементы И 1, ИЛИ 2, И 3, ИЛИ 4, И 5-8, ИЛИ 9 и 10,И 11, 12 и НЕ 13-16.

Функционирование сумматора по модулю три иллюстрируется таблицей, в которой приведены выходные сигналы всех элементов схемы для всех значе10,ний входных сигналов.

I операнда сумматора, первый вход второго элемента И соединен с входом младшего разряда второго операнда сумматора, выход первого элемента И соеди-:, нен с входом первого элемента НЕ, выход второго элемента НК соединен с первым входом третьего элемента И, 1401452

Составитель В.Березкин

ТехРед Л.Сердюкова Корректор Л.Пилипенко

Редактор А.Ворович

Заказ 2785/47 Тирам 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4 второй вход которого соединен с выходом третьего элемента НЕ, вход которого подключен к выходу второго элемента И, первый вход четвертого элемента И соединен с выходом первого элемента И, первый и второй входы пятого элемента И подключены соответственно к выходам первого и четвертого элементов НЕ, первый вход шестого элемента И соединен с выходом второго элемента И, первый и второй входы . седьмого элемента И соединены соответственно с выходами второго элемента

И и первого элемента НЕ, первый и 15 второй входы восьмого элемента И соединены соответственно с выходами первого элемента И и третьего элемента НЕ, выходы третьего, четвертого и седьмого элементов И соединены с вхо- 2О дами первого элемента ИЛИ, выход которого является выходом младшего разряда сумматора, выходы пятого, шестого и восьмого элементов И соединены с входами второго элемента ИЛИ, 25 выход которого является выходом старшнго разряда сумматора, о т л и ч а юшийся, тем, что, с целью упрощения, он содержит третий и четвертый элементы ИЛИ, причем входы третьего элемента ИЛИ соединены с входами старших разрядов первого и второго операндов сумматора, а выход подключен к третьим входам пятого и седьмого элементов

И и входу второго элемента НЕ, выход которого соединен с вторым входом шестого элемента И, входы четвертого элемента ИЛИ соединены с входами младших разрядов первого и второго операндов сумматора, а выход подключен к третьим входам третьего и восьмого элементов И и входу четвертого элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, вторые входы первого и второго элементов И соединены соответственно с входом старшего разряда второго операнда и с входом младшего разряда первого операнда сумматора.

Параллельно-последовательное устройство для умножения в конечных полях // 1399725

Изобретение относится к вычис лительной технике и может быть использовано при построении умножителей многочленов с коэффициентами из поля Галуа GF(P)

Устройство для умножения на коэффициенты // 1397901

Изобретение относится к вычисли- I тельной технике и может быть использовано при построении устройств цифровой обработки сигналов

Устройство для умножения комплексных чисел // 1388851

Изобретение относится к вычислительной технике и может быть использовано в процессорах быстрого преобразования Фурье и цифровых фильтрах

Устройство для сложения и вычитания чисел по модулю р // 1388850

Изобретение относится к автоматике и вычиcлиteльнoй технике и может быть использовано в системах и устройствах, функционируюпшх в системе остаточных классов (СОК)

Сумматор в знакоразрядной позиционно-остаточной системе счисления // 1383349

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах высокого быстродействия

Устройство для сложения и вычитания чисел по модулям @ // 1383341

Изобретение относится к автомат тике и вычислительной технике и может быть использовано в системах и устройствах , функционируюгчих в системе остаточных классов

Вычислительное устройство // 1383340

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке вычислительных устройств дпя выполшения операций деления и вычис ления цепных дробей

Устройство для умножения по модулю м=2 @ -1 // 1383339

Параллельное устройство для умножения в конечных полях // 1383338

Изобретение относится к вычислительной технике и может быть использовано для построения спецвычислителей произведения в конечых полях

Способ сложения-вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2109325

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для сложения и вычитания чисел по модулю // 2109326

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения чисел по модулю // 2110087

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Устройство для сложения n чисел по модулю // 2131618

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Способ полного сложения - вычитания чисел, кодируемых сигналами, и устройство для его осуществления // 2132566

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Устройство для вычитания по модулю // 2133495

Устройство для умножения чисел по модулю // 2137181

Устройство для умножения по модулю семь // 2143722

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Устройство для сложения и вычитания чисел по модулю // 2145112

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Устройство умножения // 2148270

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах