Вычислительное устройство

 

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке вычислительных устройств дпя выполшения операций деления и вычис ления цепных дробей. Целью изобретения является расширение области применения за счет обработки чисел, представленных в четвертичном избыточном коде. Поставленная цель достигается тем, что в вычислительное устройство, содержащее блок 1 деления , сумматор 2 и мультиплексор 4, введен регистр 3 с соответствующими связями. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ai (19) (11) (1) 4 С 06 F 7/49

OllHCAHHE ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4142101/24-24 (22) 21 . 10. 86 (46) 23.03. 88.Бюл. У 11 (71) Таганрогский радиотехнический институт им.В.Д.Калмыкова (72) В.Е.Золотовский и P.Â.Êîðîáêîâ (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 972503, кл.(06 F 7/544, 1981.

Авторское свидетельство СССР

Ф 1200279, кл. F 06 F 7/49, 1983.

Авторское свидетельство СССР

В 1259250, кл. G 06 F 1/49, 1984.

Экспресс-информация, Сер. ВТ, т.ll, 1976, 1(2, с.6. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке вычислительных устройств для выполнения операций деления и вычис ления цепных дробей. Целью изобретения является расширение области применения sa счет обработки чисел, представленных в четвертичном избы- . точном коде. Поставленная цель достигается тем, что в вычислительное устройство, содержащее блок 1 деЛения, сумматор 2 и мультиплексор 4, введен регистр 3 с соответствующими связями. 1 ил.

1383340

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных вычислительных устройств для выполнения операций деления и вычисления цепных дробей.

Цель изобретения — расширение области применения за счет обработки чисел, представленных в четвертичном избыточном коде.

На чертеже представлена схема вычислительного устройства.

Вычислительное устройство содержит блок 1 деления, сумматор 2, регистр 3, мультиплексор 4, первый 5, второй 6 и третий 7 информационные входы устройства, тактовый вход 8 устройства.

Блок 1 деления выполняет деление чисел, представленных в избыточном четвертичном коде.

Сумматор 2 выполняет сложение двух чисел, представленных в избыточном четвертичном коде.

Регистр 3 обычный параллельнопоследовательный регистр, в котором три двоичных разряда, составляющие четвертичную цифру, передаются параллельно, а цифры — последовательно друг за другом при поетуплении импульса на вход синхронизации (не показан) регистра. Общее число четвертичных разрядов регистра 3 равно (2 и,+ m — 3),где и и m — число разрядов целой и дробной частей результата соответствецно.

В первом цикле работы устроиства на вход 8 поступает нулевой сигнал, в циклах, начиная. со второго и до конца вычисления — единичный сигнал .

Вычислительное устройство вычисля ет следующую дробь: а а+ аз х а+ а

4 а +а7

Г

) а д

Каждое число а; представлено в двоично-четвертичном избыточном коде, т. е. используется четвертичный избыточный код, каждая цифра которого записывается в двоичном виде.

Цифры четвертичного избыточного кода во вспомогательном кодировании

-и их двоичный эквивалент (2 — 0,10, 1-0.01, 0-0,00, -l — 1.11).

В основном кодировании добавляет5 ся еще две цифры 3 — 0.11 и 2 — 1.10.

Так как числа, входящие в дробь, масштабированы таким образом, что частное от деления всегда меньше или равно единице, т.е, для дроби А

19 выполняются условия

I ая > а7 (а7

а

8 а .а+ — — --- )а а а +-— а и так далее, что возможно, если а, а,, а3 а4 à, (.ae ° Числа

20 а (i=1,2,...) целые или содержат целую часть, при выполнении описанных условий, всегда образуют правиль. ную дробь. Поэтому сумма

25 А =а,+ — — —— е 7i+1

14i 71.

1+! где А; - частичная цепная дробь, имеет и целых разрядов и m дробных.

Целые разряды берутся из целой части а;, а дробные образуются как сумма дробной части а, и частного от деления а;„ на А;

На первом цикле работы устройст35 ва число а с входа 7 устройства разряд за разрядом, .начиная со старшего, поступает на вход слагаемого сумматора 2, где целая часть числа д0 а,, как это описано, суммируется с нулем с выхода блока 1 деления и без изменения поступает в регистр 3.

После прохождения (n-3)-х разря45 дов числа а6 с входа 7 устройства число а7 с входа 6 устройства разряд за разрядом, начиная со старшего, поступает на вход делителя блока 1 деления. Число ае с входа 5

50 устройства разряд за разрядом, начиная со старшего, поступает через мультиплексор 4 на вход делителя блока l деления. Начинается процесс деления двух последовательных чисел, 55 начиная со старших разрядов. После двух тактов на выходе блока 1 деления появляется старший разряд частного и поступает на вход первого слагаемого сумматора 2, на вход вто1383340

Составитель А.Клюев

Редактор Н.Бобкова Техред Л.Олийнык Корректор М.йароши

Заказ 1297/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 рого слагаемого которого поступает разряд того же веса числа а, с входа 7 устройства. Происходит суммирование этих и последующих разрядов, через m тактов формирование нового знаменателя А, заканчивается. В следующем цикле работы устройства на вход 8 устройства подается единичный сигнал, вследствие чего через мультиплексор 4 на вход делителя блока

1 деления поступает значение А с выхода регистра 3. На входы 6 и 7 устройства подаются соответственно значения а и а . Работа устройства во втором цикле и последующих аналогична работе в первом цикле.

Предлагаемое вычислительное устройство позволяет реализовать, наряду с операцией деления, операции деления с накоплением результата, деления нескольких чисел друг на друга и вычисление цепных дробей при соответствующем поступлении операндов на входы 5 — 7 устройства. формула и з о б р е т е н и я

Вычислительное устройство, содержащее блок деления, сумматор, мультиплексор, причем первый информационный вход устройства соединен с первым информационным входом мультиплексора, выход которого соединен с входом делителя блока деления, вход делимого которого соединен с вторым информационным входом устройства, тактовый вход которого соединен с управляющим входом мультиплексора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обработки чисел, представленных в четвертичном избыточном коде, оно содержит регистр, причем выход блока деления соединен с входом первого слагаемого сумматора, выход которого соединен с входом ре-. гистра, выход которого соединен с вторым информационным входом мультиплексора, третий информационный вход устройства соединен с входом второго слагаемого сумматора.