Цифровой частотный компаратор

 

Изобретение относится к радиотехнике . Цель изобретения - повьшё- . ние точности при работе с ЧМ-сигнала- .ми. Устр-во содержит счетчики импульсов (си) 1 и 2, зл-ты И 4 и 6, RS-триггер 7. Введены СИ 3, реверсивный счетчик (РС) 5. Сигналы с частотами f, и fJ, периодически изменяющимися относительно опорной частоты f , поступают соответственно на тактовые входы СИ 1 и 2, а сигналы f(,n - на СИ 3. В случае, когда f, ,n, первым заполняется СИ 1, и на его выход поступают импульсы с частотой f,/2 , где N - разрядность счетчика. В случае, когда ,fjj , первым заполняется СИ 2, и на его выход поступают импульсы с частотой . Эти импульсы поступают на вход обратного счета PC 5 и на 2-й вход зл-та 4, по выходному сигналу к-рого СИ 1-3 устанавливаются в исходное состояние. Сигналы, поступающие на вход : прямого шш обратного счета PC 5, увеличивают или уменьшают код PC 5 до появления сигнала переноса или заема на его выходах, к-рые устанавливают RS-триггер 7 в состояние, соответствующее определенному соотношению входных частот. Одновременно один из сигналов переноса или заема через эл-т 6 поступает на вход установки PC 5, к-рый устанавливается в исходное состояние, при к-ром число, записываемое в него, равно половине объема PC 5. Для случая , когда fan является макс., первым заполнится СИ 3 По его выходному сигналу через эл-т 4 все СИ 1-3 установятся в исходное состояние, а на выходе устр-ва сохранится предыдущий результат сравнения. I ил. (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (5D 4 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4092573/24-09 (22) 29.05.86 (46) 30.03.88. Бюл. У 12 (72) К.А. Вьюниченко и С.А. Воронов (53) 621.373(088.8) (56) Патент Великобритании 1(1496743, кл. Н 03 D 13/00, опублик. 1977. (54) ЦИФРОВОЙ ЧАСТОТНЬ)Й KOMIIAPATOP (57) Изобретение относится к радиотехнике. Цель изобретения — повышение точности при работе с ЧМ-сигналами. Устр-во содержит счетчики импульсов (СИ) 1 и 2, эл-ты И 4 и 6, RS-триггер 7. Введены СИ 3, реверсивный счетчик (PC) 5. Сигналы с частотами f и Г, периодически изменяющимися относительно опорной частоты

foÄ, поступают соответственно на тактовые входы СИ 1 и 2, а сигналы

f — на СИ 3. В случае, когда

f f первым заполняется СИ 1, и на его выход поступают импульсы с н частотой f,/2, где N — разрядность счетчика. В случае, когда f f, fщ,, первым заполняется СИ 2, и на его выход поступают импульсы с частотой

f /2 . Эти импульсы поступают на вход обратного счета PC 5 и на 2-й вход эл-та 4, по выходному сигналу к-рого СИ 1-3 устанавливаются в исходное состояние. Сигналы, поступающие на вход прямого или обратного счета PC 5, увеличивают или уменьшают код PC 5 до появления сигнала переноса или заема на его выходах, к-рые устанавливают RS-триггер 7 в состояние, соответствующее определенному соотношению входных частот. Одновременно один из сигналов переноса или заема через эл-т 6 поступает на вход установки PC 5, к-рый устанавливается в исходное состояние, при к-ром число, записываемое в него, равно половине объема PC 5. Для случая, когда Г„„ является макс., первым заполнится СИ 3. По его выходному сигналу через эл-т 4 все СИ 1-3 установятся в исходное состояние, а на выходе устр-ва сохранится предыдущий результат сравнения. 1 ил.

1385246 аж 928

Подписное

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4

Изобретение относится к радиотехнике и может быть использовано в системах связи с частотно-модулированными сигналами (например, для выборки максимального речевого сигнала), в системах автоматического управления, а также в электроизмерительных устройствах.

Цель изобретения — повышение точ- 10 ности при работе с частотно-модулированными сигналами.

На чертеже приведена структурная электрическая схема цифрового частотного компаратора. 15

Цифровой частотный компаратор содержит первый 1, второй 2 и третий 3 счетчики импульсов, первый элемент

И 4, реверсивный счетчик 5, второй элемент И 6 и RS-триггер 7. 20

Цифровой частотный компаратор работает следующим образом.

Сигналы с частотами f, и f,,периодически изменяющимися относительно опорной частоты Г „, поступают сост- 25 ветственно на тактовые входы счетчиков 1 и 2 импульсов, а сигналы опорной частоты f „ — на тактовый вход счетчика 3 импульсов. В случае, когда f, f f. первым заполняется пер- 30 вый счетчик 1 импульсов, и на его выход поступают импульсы с частотой

f,/2, где И вЂ” разрядность счетчика. н

Эти импульсы поступают на вход прямого счета импульсов реверсивного счетчика 5 и на первый вход первого элемента И 4, по выходному сигналу ко-" торого счетчики 1-3 импульсов устанавливаются в исходное состояние, и цикл сравнения повторяется. В слу- 40

Korpa f>) f,1 f ется второй счетчик 2 импульсов, и на его выход поступают импульсы с частотой f /2". Эти .импульсы поступают на вход обратного счета импульсов 45 реверсивного счетчика 5 и на второй вход первого элемента И 4, по выходному сигналу которого счетчики 1-3 импульсов устанавливаются в исходное состояние. Сигналы, поступающие на вход прямого или обратного счета импульсов реверсивного счетчика 5, увеличивают или уменьшают код реверсивного счетчика до появления сигнала переноса или заема на его выходах, которые устанавливают RS-триггер 7 в состояние, соответствующее опредеВНИИПИ Заказ 1420/52 Тир ленному соотношению входных частот.

Одновременно один из сигналов переноса или заема через второй элемент

И 6 поступает на вход установки реверсивного счетчика 5, который устанавливается в исходное состояние, при котором число, записываемое в него, равно половине объема реверсивного счетчика 5.

Для случая, когда f« является максимальной из трех входных частот, с первым заполняется третий счетчик 3 импульсов, и по его выходному сигналу через первый элемент И 4 счетчики

1-3 импульсов устанавливаются в исходное состояние, а на выходе цифрового частотного компаратора сохраняется предыдущий результат сравнения.

Формула изобретения

Цифровой частотный компаратор, содержащий первый и второй счетчики импульсов, тактовые входы которых являются первым и вторым входами цифрового частотного компаратора соответственно, входы сброса счетчиков импульсов объединены и подключены к выходу первого элемента И, первый и второй входы которого соединены с выходами первого и второго счетчиков импульсов соответственно, RS- òðèããåð, прямой и инверсный выходы которого являются выходами цифрового частотного компаратора, и второй элемент с

И, отличающийся тем, что, с целью повышения точности при работе с частотно-модулированными сигналами, в него введены реверсивный счетчик и третий счетчик импульсов, тактовый вход которого является третьим входом цифрового частотного компаратора, а его выход подключен к третьему входу первого элемента И, выход которого подключен к входу сброса третьего счетчика импульсов, вход прямого счета и вход обратного счета реверсивного счетчика подключены к выходам первого и второго счетчиков импульсов соответственно, J выход переноса и выход заема реверсивного счетчика соединены с первыми и вторыми входами RS-триггера и второго элемента И соответственно, выход второго элемента И соединен с входом записи реверсивного счетчика.