Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией

 

Изобретение относится к радиотехнике . Цель изобретения - повышение помехоустойчивости путем частичного устранения парного группирования ошибок. Устр-во содержит формирователь 1 меандра, эл-ты задержки 2 и 5, сумматор 3 по модулю два, селектор 4 длительности импульсов, эл-т И 6, ключи 7 и 8 и триггер 9. Эл-т И 6 формирует сигнал, поступающий на управляющие входы ключей 7 и 8, сигналы с выходов которых поступают на запускающий и сбрасывающий входы триггера 9, восстанавливающего передаваемую кодовую последовательность . Цель достигается введением эл-та И 6 и ключей 7 и 8. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.,SU, 70794 (51)4 Н 04 Ь 27/22 всг;-";:- р,13, ц

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4013818/24-09 (22) 24.01. 86 (46) 30.01.88, Бюл. У 4 (72) В.Г.Сонников (53) 621.376.52 (088.8) (56) Авторское свидетельство СССР

Ф 1336266, кл. Н 04 L 27/22, 1986. (54) УСТРОЙСТВО ДЛЯ СИНХРОННОГО .ДЕТЕКТИРОВАНИЯ СИГНАЛОВ С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение помехоустойчивости путем частичного устранения парного группирования ошибок. Устр-во содержит формирователь 1 меандра, эл-ты задержки

2 и 5, сумматор 3 по модулю два, селектор 4 длительности импульсов, эл-т И 6, ключи 7 и 8 и триггер 9.

Эл-т И 6 формирует сигнал, поступающий на управляющие входы ключей 7 и

8, сигналы с выходов которых поступают на запускающий и сбрасывающий входы триггера 9, восстанавливающего передаваемую кодовую последовательность. Цель достигается введением эл-та И 6 и ключей 7 и 8, 2 ил.

1 137

Изобретение относится к радиотехнике и может быть использовано в системах передачи информации.

Цель изобретения — повышение помехоустойчивости путем частичного устранения парного группирования ошибок.

На фиг ° 1 изображена структурная электрическая схема предлагаемого устройства; на фиг,2 — временная диаграмма.

Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией содержит формирователь 1 меандра, первый элемент

2 задержки, сумматор 3 по модулю два, селектор 4 длительности импульсов, второй элемент 5 задержки, элемент

И 6, первый и второй ключи 7 и 8 и триггер 9.

Устройство работает следующим образом.

На вход формирователя 1 меандра поступает сигнал U,(t) (фиг.2б), соответствующий передаваемой кодовой последовательности U (t) (фиг,2а).

На выходе формирователя 1 меандра формируется сигнал Vz(t) (фиг.2в).

Этот сигнал поступает на первый вход сумматора 3 по модулю два и вход первого элемента 2 задержки, на выходе которого формируется сигнал U1() (фиг.2г), задержанный относительно сигнала U (t) на время

Т

Т. Этот сигнал подается э 2 на второй вход сумматора 3 по модулю два, в котором производится сложение сигналов U1() и U1() по

mod2. На выходе сумматора 3 по моду лю.два формируется сигнал U4(t) (фиг.2д). Этот сигнал поступает на вход селектора 4 длительности импульсов, который осуществляет подавление импульсов, длительность которых

3 меньше --- Т, На выходе этого селек8 тора формируется сигнал V (t) (фиг.2д). При " точно равном --- Т < 2

11 (c) - U,(t). Сигнал U (c) поступает на информационный первый вход первого ключа 7, первый вход элемен0794 2

5

50 та И 6 и на вход второго элемента 5 задержки, в котором осуществляется задержка сигнала U (t) на время

>, =, . На выходе второго элемента

5 задержки формируется сигнал U (t)

4 (фиг.2е), который подается на второй вход элемента И 6 и на информационный первый вход второго ключа 8, На выходе элемента И 6 формируется сигнал U,(t) (фиг,2ж), который поступает на управляющие входы первого 7 и второго 8 ключей. На выходе первого ключа 7 формируется сигнал U (t) (фиг.2з), который поступает на первый (запускающий) вход триггера 9.

На выходе второго ключа 8 формируется сигнал U (t) (фиг.2и), который поступает на второй (сбрасывающий) вход триггера 9. На выходе триггера

9 восстанавливается передаваемая кодовая последовательность V „ (C) — U,(t) (фиг. 2к) .

Формула изобретения

Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией, содержащее триггер и формирователь меандра, выход которого соединен с первым входом сумматора по модулю два и с входом первого элемента задержки, выход которого подключен к второму входу сумматора по модулю два, выход которого соединен с входом селектора длительности импульсов, выход которого подключен к входу второго элемента задержки, о т л и ч а ю щ е е с я тем, что, с,целью повышения помехоустойчивости путем частичного устранения парного группирования ошибок, в него введены два ключа и элемент

И, первый вход которого соединен с первым входом первого ключа и с входом второго элемента задержки, выход которого соединен с первым входом второго ключа и с вторым входом элемента И, выход которого подключен к вторым входам первого и второго ключей, выходы которых соединены соответственно с первым и вторым входами триггера.

1370794

uî(t) u1(tJ

ug(t)!

u (t г д Uq(f

lu$ (t)1

ur(t

Uy(t)

us(t)

3 () uro ( к

Составитель О,Геллер

ТехРед М.Дидык

Корректор В.Бутяга

Редактор М.Петрова

Заказ 429/56 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва Ж- 35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная, 4