Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией

 

Изобретение относится к радиотехнике и повышает помехоустойчивость. Уство содержит формирователь 1 меандра, эл-т задержки (ЭЗ) 2, сумматор 3 по модулю два. Вновь введены селектор 4 длительности импульсов, ЭЗ 5, эл-т ИЛИ 6, вычитающий блок 7, триггер 8. 9 ил. 9u2.1 СО со 05 1чЭ 05 О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (дц 4 Н 04 1 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4009314/24-09 (22) 15.01.86 (46) 07.09.87. Бюл. № 33 (72) В. Г. Сонников (53) 621.376.52 (088.8) (56) Шляпоберский В. И. Основы техники передачи дискретных сообщений.— М.:

Связь, 1973, с. 229 — 236.

„„SU„„1336266 А 4 (54) УСТРОЙСТВО ДЛЯ СИНХРОННОГО

ДЕТЕКТИРОВАНИЯ СИГНАЛОВ С ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике и повышает помехоустойчивость. Уство содержит формирователь 1 меандра, эл-т задержки (ЭЗ) 2, сумматор 3 по модулю два. Вновь введены селектор 4 длительности импульсов, ЭЗ 5, эл-т ИЛИ 6, вычитающий блок 7, триггер 8. 9 ил.

1336266

Изобретение относится к радиотехнике и может быть использовано для радиоприема и обработки сигналов с относительной фазовой манипуляцией (ОФМ).

Цель изобретения — повышение помехоустойчивости.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 — 9 — временные диаграммы работы устройства.

Устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией содержит формирователь 1 меандра, первый элемент 2 задержки, сумматор 3 по модулю 2, селектор 4 длительности импульсов, второй элемент 5 задержки, элемент ИЛИ 6, вычитающий блок

7, триггер 8.

Устройство работает следующим образом.

На вход формирователя 1 меандра поступает ОФМ сигнал Ui (t) (фиг. 2,б), соответствующий передаваемой кодовой последовательности Up(t) (фиг. 2,а). На выходе формирователя меандра формируется сигнал U (t) (фиг. 2,в). Этот сигнал поступает на первый вход сумматора 3 по модулю два и вход первого элемента 2 задержки, на выходе которого формируется сигнал

Uz(t) (фиг. 2,г), задержанный относительно сигнала U2(t) на время T31=Ò. Этот сигнал подается на второй вход сумматора 3 по модулю два, в котором производится сложение сигналов U (t) и Uq(t) по модулю два. На выходе сумматора формируется сигнал U (t) (фиг. 2,д). Этот сигнал через селектор 4 длительности импульсов поступает на первые входы элемента ИЛИ 6, вычитающего блока 7 и триггера 8, а также на вход второго элемента 5 задержки, на выходе которого формируется сигнал 14 (t) (фиг. 2,е) задержанный относительно сигнала U4(t) на время тз = т . Сигнал 14(1) подается на второй вход элемента ИЛИ 6.

В элементе ИЛИ 6 производится обработка сигналов U4(t) и Uq(t). На выходе элемента ИЛИ 6 формируется сигнал Uq (t) (фиг. 2,ж), который подается на второй вход вычитающего блока 7, на первый вход которого подается сигнал U4 (t) . В вычитающем блоке 7 производится вычитание сигнала U4(t) из сигнала Ug(t). На выходе вычитающего блока 7 формируется сигнал

U>(t) (фиг. 2,з), который подается на второй (сбрасывающий) вход триггера 8. На первый (запускающий) вход триггера 8 подается сигнал U4 (t) с выхода селектора 4 длительности импульсов. На выходе триггера 8 формируется сигнал Ug(t) = Up(t) (фиг. 2,и), т.е. восстанавливается передаваемая кодовая последовательность.

Допустим, что время задержки тзь обеспечиваемое первым элементом 2 задержки, точно равно Т. В этом случае вид сигнала на выходе сумматора 3 по модулю два

5

45 точно совпадает с видом сигнала на выходе селектора 4 длительности импульсов.

Анализ показывает, что, если время задержки тзь обеспечиваемое первым элементом 2 задержки, несколько отличается от Т, то в выходном сигнале сумматора 3 по модулю два появляются нежелательные короткие импульсы, Поэтому селектор 4 длительности импульсов обеспечивает подавление этих нежелательных импульсов и пропускает на выход только импульсы, длительность которых т„находится в пределах 3 — (т„(Т т и которые соответствуют скачкам фазы в принимаемом ОФМ сигнале.

Рассмотрим работу предлагаемого устройства при частичном искажении i-й принимаемой посылки для различных случаев чередования элементарных посылок (фиг. 36), где обозначены: передаваемая кодовая последовательность Up(t); ОФМ сигнал Ui (t), соответствующий передаваемой кодовой последовательности; принимаемый ОФМ сигнал

U (t) с частичным искажением i-й посылки под воздействием помех; сигнал Ua(t) на выходе формирователя 1 меандра; сигнал

114 (1) на выходе первого элемента 2 задержки; сигнал 14(1) на выходе сумматора 3 по модулю два; сигнал Uq(t) на выходе второго элемента 5 задержки; сигнал Uz (t) на выходе элемента ИЛИ 6; сигнал Us(t) на выходе вычитающего блока 7; сигнал Ug (t) на выходе триггера 8.

В случае двух смежных посылок «+ — » при частичном искажении посылки «+» (фиг. 3) на выходе устройства не только не происходит удвоения ошибки, но и одиночное искажение устраняется, а при двух смежных посылках «++» и частичном искажении первой посылки «+» (фиг. 4) на выходе устройства имеет место одиночная ошибка, проявляющаяся в искажении только части второй элементарной посылки. В случае двух смежных посылок « — +» при частичном искажении посылки « — » (фиг. 5) имеет место удвоение ошибки, как и при работе известного устройства, а при двух смежных посылках — — » и частичном искажении посылки « — » (фиг. 6) также имеет место удвоение ошибки.

Таким образом, анализ рассмотренных случаев показывает, что предлагаемое устройство в двух случаях из четырех обеспечивает более высокую помехоустойчивость, чем известное устройство.

Рассмотрим работу предлагаемого устройства для случая частичного искажения в двух смежных принимаемых посылках

ОФМ сигнала.

Временные диаграммы, поясняющие обработку принимаемого ОФМ сигнала в предлагаемом устройстве для различных случаев чередования двух смежных частично искаженных посылок представлены на фиг. 7 — 9, где обозначены: передаваемая кодовая после1336266 î ио() + +

1

1

17

1 и(г) б и4,() д

1 1

) (1 1 731= е ив(с) ит(()

3 ив® довательность Uo (t); ОФМ сигнал U1(t), соответствующий передаваемой кодовой последовательности; искаженный в двух смежных посылках. принимаемый ОФМ сигнал

Uz(t); сигнал Ug(t) задержанный на т3=то,. искаженный сигнал U4(t); сигнал Us(t) на выходе формирователя 1 меандра; сигнал

1)6(1) на выходе первого элемента 2 задержки; сигнал Uz(t) на выходе сумматора

3 по модулю два; сигнал U8(t) на выходе второго элемента 5 задержки; сигнал Ug (t) на выходе элемента ИЛИ 6; сигнал U„(t) на выходе вычитающего блока 7; сигнал

Uii (t) на выходе триггера 8.

Сопоставительный анализ работы предлагаемого и известного устройств в этих условиях показывает, что и в случае частичного искажения двух смежных посылок в принимаемом ОФМ сигнале предлагаемое устройство обеспечивает более высокую помехоустойчивость, так как в наихудшем случае (фиг. 9) число ошибок в обработанном сигнале равно их числу при обработке в известном устройстве, а в ряде случаев число ошибок уменьшается до двух (фиг. 8) и даже до одной (фиг. 7).

Таким образом, предлагаемое устройство позволяет повысить помехоустойчивость при детектировании ОФМ сигналов.

Формула изобретения устройство для синхронного детектирования сигналов с относительной фазовой манипуляцией, содержащее формирователь меандра, выход которого соединен с первым входом сумматора по модулю два и с входом первого элемента задержки, выход которого подключен к второму входу сумматора по модулю два, отличающееся тем, что, с целью повышения помехоустойчивости, введены триггер, вычитающий блок, эле15 мент ИЛИ, второй элемент задержки и селектор длительности импульсов, выход которого соединен с первым входом элемента

ИЛИ, первым входом вычитающего блока, первым входом триггера и входом второго элемента задержки, выход которого подклю20 чен к второму входу элемента ИЛИ, выход которого подключен к второму входу вычитающего блока, выход которого соединен с вторым входом триггера, при этом выход сумматора по модулю два соединен с входом селектора длительности импульсов.

1336266 и,()) и,(t) + 1

ur(tJ и, (8)

Ю t

Искажение I принимаемои посылке и,(c)

Ф

1

t т иу(г) ! т и,((! г г

uÄ(t) д ил (с) д и5 (! е и,(t) и,И)

3 ива) и иф) к иб(С! к

Фиг. д иг. Ф и,(с! а ио(с! а

1 и,(с) б и, (е! б и,(i)

Ю иг (с)

8 иг (с) иг(0

t p Zg( и,(() д

17,= Т ио(с) д и5® и,(t)

t посылкак иг. 5 и,(() з ив(с) и

Искажение б принимаемои посылке

Искажение б принимаемои посылке

Ошибки о дбук лосылкак

Цб(С) е иб(с) и и,(с) г ив(с) и иб(t) е иб(б) ж ив® и ид(С)

Искажение б принимаемой посылке Й

l336266 скажеиае Р 85ух смежных принимаемых посылках

1Т а2(t)

6 и () е б(Ж

a>(t)

gg(t) и

Ь у(б

К 0®

Л 0®

1336266 ио(с! а

1 1 | и, (с) !

I c

)сскалкение б дбук смеыныл принимаемык пососокал

» иг (с! б

u) (с! г ио(с) д ио(с! е ие(с!

IK и,(t!

u((it)

9z tî и ие(с! к

u„(t) и

u«(t!

Сгсиг О и,(с) а и,(t) б

Искажение 5 Обул смеиныл принимаемы посыпкал иг(с) б и,(с) г и„(с!

0l ио(с! е ,гс=т и,(t) и,(с!

3 г г Риб(с) и иу(с) к

Ошибки б mpe» посыпкал и„(с)

М

Ч

Фиг у

Составитель О. Геллер

Редактор Н. Лазаренко Техред И. Верес Корректор И. Муска

Заказ 3815/57 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4