Устройство задержки сигналов

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„1368964 А1 (51)4 Н 03 К 5 13

ЮЕ1;ОФМЧ И 13, %41! г . А

ПИСАНИЕ ИЗОБРЕТЕНИЯ

А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

СУДАРСТВЕННЫЙ КОМИТЕТ СССР

ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

21) 4087402/24-2)

22) 09.07.86

46) 23.01.88. Бюл. М 3

75) В.Г.Вохмянин

53) 621.3)8(088.8)

56) Авторское свидетельство СССР

944094, кл, Н 03 К 5/.13, 1980.

Авторское свидетельство СССР

1173536, кл. Н 03 К.5/13, 1983.

54 ) УСТРОЙСТВО ЗАДЕРЖКИ СИГНАЛОВ

57) Изобретение относится к импульсой технике и может быть использовао для формирования пачки импульсов постоянной частотой следования, пределяемой заданным временем задержи, из пачки импульсов, интервалы ежду которыми изменяются. Цель изобетения — повышение точности задержки — достигается за счет исключения потери входных сигналов, поступающих во время действия выходных импульсов.

Устройство содержит резистор 1, конденсатор 2, шины 3 и 4 питания, тиристор 5 с катодной нагрузкой 6>ста билитрон 7, элемент И 8, элементИЛИ 9 и первый п-разрядный счетчик 10. В устройство дополнительно введены второй и-разрядный счетчик 11 и и элементов 12 неравноэначности. Каждый из интервалов между соседними входными импульсами одной пачки не должен превышать времени задержки, равного длительности заряда конденсатора 2 pо опорного напряжения стабилитрона 7, который выполняет функции порогового элемента по напряжению. 1 ил.

1 168964

15 матически устанавливаются в нулевое положение (схема установки в нулевое состояние не показана). В паузе между входными импульсами конденсатор 2 заряжается через резистор 1 от источника питающего напряжения. При подаче на вход устройства пачки (серии) импульсов счетчик 10 запоминает их количество. При запоминании счетчиком 10 первого импульса на выходе элементы 9 и 8 открываются (стабилитрон 7 включен) и на управляющий электрод тиристора 5 подает50

Изобретение относится к импульсной технике и может быть использовано для формирования пачки импульсов с постоянной частотой следования,определяемой заданным временем задержки, из пачки импульсов, интервалы между которыми изменяются.

Цель изобретения — повышение точности за счет исключения потери 10 входных сигналов, поступающих во время действия выходных импульсов .

На чертеже представлена принципиальная электрическая схема устройства.

Устройство содержит времязадающую последовательную цепь из резистора 1 и конденсатора 2, включенную между шинами 3 и 4 источника постоянного напряжения, тиристор 5 с катод ной нагрузкой 6, включенный параллельно конденсатору 2, пороговый по напряжению элемент (стабилитрон) 7, включенный между точкой соединения анода тиристора 5 с выводом конден- 25 сатора 2 и первым входом элемента И 8, выход которого соединен с управляющим электродом тиристора 5, а второй вход подключен к вьходу элемента ИЛИ 9, первый и-разрядный счет- 30 чик 10 вход которого соединен с входом устройства.

В устройство введены второй и-ра=-рядный счетчик 11 и и элементов 12 неравнозначности. Первый и второй входы каждого элемента 12 соединены с выходами соответствующих одноименных разрядов счетчиков 10 и 11, выходы элементов 12 соединены с соответствующими входами элемента 9, 40 а вход счетчика 11 подключен к катодной нагрузке 6 тиристора 5, Устройство работает следующим образом.

При подаче питающего напряжения 45 на шины 3 и 4 счетчики 10 и 11 автося сигнал. Тиристор 5 открывается и на резисторе 6 выделяется экспоненпиальный импульс. В результате на вход счетчика ll подается сигнал и его содержимое увеличивается на единицу. При разряде конденсатора 2 тиристор 5 закрывается (это обеспечивается соответствующим выбором сопротивления резистора 1), После закрытия тиристора 5 начинается заряд конденсатора 2. Когда напряжение на конденсаторе 2 достигает напряжения порога стабилитрона 7, элемент 8 открывается, включая тиристор 5, и на резисторе 6 вновь выделяется экспоненциальный импульс (элемент 8 может быть открыт только при наличии в счетчиках 10 и 11 разной информации). В дальнейшем процессы повторяются до тех пор, пока содержимое счетчика 11 не станет равным содержимому счетчика 10.

При этом каждый из интервалов между соседними входными импульсами одной пачки не должен превышать время задержки, равное длительности заряда конденсатора 2 до опорного напряжения стабилитрона 7.

Форм ул а и з о б р е тени я

Устройство задержки сигналов, содержащее времязадающую последовательную БС-цепь, включенную между шинами источника постоянного напряжения, первый п-разрядный счетчик, вход которого соединен с входом устройства, тиристор с катодной нагрузкой, включенный параллельно конденсатору времязадающей последовательной RC-цепи, пороговый по напряжению элемент, включенный между точкой соединения анода тиристора с выводом конденсатора времязадающей последовательной

RC-цепи и первым выводом элемента И, выход которого соединен с управляющим электродом тиристора, а второй вход подключен к выходу элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, введены второй и-разрядный счетчик и п элементов неравнозначности, первый и второй входы каждого элемента неравнозначности соединены с выходами соответствующих одноименных разрядов. первого и второго счетчиков, выходы элементов неравнозначности соединены с соответствующими входами элемента ИЛИ, а вход второго счетчика подключен к катодной нагрузке тиристора.