Устройство для контроля цифровых узлов
Изобретение относится к автоматике и вычислительной технике и может найти применение для диагностирования цифровых узлов. Цель изобретения - расширение функциональных возможностей устройства за счет выявления сбоев по длительности переднего и заднего фронтов выходного сигнала в цифровых узлах различной элементной базы. Устройство содержит генератор 1 импульсов, коммутаторы 2,3, блоки 4,5 пороговых элементов, элементы НЕ 6,7, триггеры 8,9, блок 10 индикации, элемент ИЛИ 11, формирователи 12, 13 импульсов, блоки 14,15 ключевых элементов, блоки 16,17 элементов задержки, первую группу 18 управляющих входов, первый и второй входы 19,20, вторую и третью группы 21,22 управляющих входов, вход 23 начальной установки. Работа устройства основана на измерении допустимых границ длительности переднего и заднего фронтов выходного сигнала эталонного устройства и сравнения их с аналогичными их с аналогичными параметрами контролируемого устройства. Расширение функциональных возможностей устройства достигнуто введением блоков ключевых элементов и элементов задержки, элементов ИЛИ, НЕ и соответствующих связей. 2 ил.
Изобретение относится к автоматике и вычислительной технике и может найти применение для диагностирования цифровых узлов. Целью изобретения является расширение функциональных возможностей устройства за счет выявления сбоев по длительности переднего и заднего фронтов выходного сигнала в цифровых узлах различной элементной базы. На фиг. 1 приведена структурная схема предлагаемого устройства; на фиг. 2 - функциональные схемы блока ключевых элементов и блока элементов задержки. Устройство содержит генератор 1 тактовых импульсов, коммутаторы 2 и 3, блоки 4 и 5 пороговых элементов, элементы НЕ 6 и 7, триггеры 8 и 9, блок 10 индикации, элемент ИЛИ 11, формирователи 12 и 13 импульсов, блоки 14 и 15 ключевых элементов, блоки 16 и 17 элементов задержки, первую группу 18 управляющих входов, первый и второй входы 19 и 20, вторую и третью группы 21, 22 управляющих входов, вход 23 начальной установки, блок 24 диагностируемых узлов. Блок 14 ключевых элементов и блок 16 элементов задержки содержат k ключевых элементов 14i (1 
i k), элемент ИЛИ 25 и k элементов задержки 16i. Блок 15 ключевых элементов и блок 17 элементов задержки аналогичны блоку 14 ключевых элементов и блоку 16 элементов задержки соответственно. Устройство работает следующим образом. На входы 18 устройства поступают сигналы, обеспечивающие подключение к выходу коммутатора 2 одного из диагностируемых узлов 24, а на вход 20 поступает сигнал, по которому к выходу выбранного узла через коммутатор 3 подключаются какие-либо два пороговых элемента из блоков 4 и 5 пороговых элементов (по одному из каждого), соответствующих номиналу питающего напряжения выбранного узла 24i. Сигналом начальной установки, поступающим на вход 23, триггеры 8 и 9 устанавливаются в "0". После подачи сигнала разрешения на первый управляющий вход 19 выходные импульсы генератора 1 импульсов начинают поступать на вход выбранного диагностируемого узла 24i и одновременно на один из входов элемента ИЛИ 11. По положительному фронту выходного импульса элемента ИЛИ 11 формирователь 12 импульсов формирует стробирующий импульс, который через блок 16 элементов задержки и блок 14 ключевых элементов поступает на тактовый вход С триггера 8. По отрицательному фронту выходного импульса элемента ИЛИ 11, т.е. по положительному фронту импульса на выходе элемента НЕ 7, формирователь 13 импульсов формирует стробирующий синхроимпульс, который через блок 17 элементов задержки и блок 15 ключевых элементов поступает на тактовый вход С триггера 9. Устройство может быть использовано для контроля цифровых узлов, образующих длинную цепочечную структуру, в которых не происходит инвертирования фазы входного сигнала, т. е. с четным количеством последовательно соединенных функциональных элементов НЕ, И-НЕ, ИЛИ-НЕ, а также для контроля формирователей длительности импульсов (одновибраторов и т.п.). Контроль осуществляется следующим образом. Вначале вместо одного из контролируемых узлов 24 к выходу коммутатора 2 подключается эталонный узел, после чего на вход 19 устройства подается сигнал разрешения контроля. С помощью управляющих сигналов, поступающих с входов 21 и 22 устройства на входы блоков 14 и 15 ключевых элементов, производится формирование тактирующих синхроимпульсов, задержанных с помощью элементов задержки, входящих в блоки 16 и 17 элементов задержки. Путем последовательного увеличения времени задержки добиваются такого временного положения синхронизирующего импульса, при котором на выходах триггеров 8 и 9 устанавливаются сигналы нулевого уровня, свидетельствующие об отсутствии сбоев, вызванных малой задержкой синхроимпульсов по отношению к входному импульсу. Затем вместо эталонного узла подключается контролируемый узел и подается сигнал на вход 19 устройства. В случае правильного функционирования контролируемого узла на выходах триггеров 8 и 9 будут сигналы нулевого уровня, что индицируется блоком 10. В случае появления на выходах триггеров 8 и 9 сигналов единичного уровня увеличивают в пределах допустимого время задержки синхронизирующего импульса путем увеличения количества подключенных элементов задержки 16i и 17i в блоках 16 и 17 соответственно. Если увеличение времени задержки не приведет к установлению уровней на выходах триггеров 8 и 9, то контролируемый узел считают неисправным. Соответствующее состояние контролируемого узла индицируется блоком 10 индикации.
Формула изобретения
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор тактовых импульсов, первый коммутатор, два блока пороговых элементов, два триггера и блок индикации, причем выход генератора тактовых импульсов соединен с информационным входом первого коммутатора, входы установки в "0" первого и второго триггеров объединены и подключены к входу начальной установки устройства, прямые выходы триггеров соединены с входами блока индикации, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет выявления сбоев по длительности переднего и заднего фронтов входного сигнала, в него введены два элемента НЕ, второй коммутатор, два формирователя импульсов, два блока ключевых элементов, два блока элементов задержки и элемент ИЛИ, причем группа адресных входов и вход разрешения устройства соединены соответственно с группой информационных входов и управляющим входом первого коммутатора, выходы которого соединены с соответствующими входами элемента ИЛИ и являются выходами устройства для подключения к входам контролируемых узлов, информационные входы второго коммутатора являются информационными входами устройства для подключения к выходам контролируемых узлов, входы первого блока пороговых элементов объединены с входами второго блока пороговых элементов и подключены к выходам второго коммутатора, управляющий вход которого является входом задания режима устройства, первая и вторая группы входов управления длительностью выходного импульса устройства соединены с первыми группами входов соответственно первого и второго блоков ключевых элементов, вторые группы входов которых соединены с группами выходов соответственно первого и второго блоков элементов задержки, входы которых соединены с выходами соответственно первого и второго формирователей импульсов, вход второго формирователя импульсов соединен с выходом первого элемента НЕ, вход которого соединен с входом первого формирователя элементов и выходом элемента ИЛИ, выходы первого и второго блока ключевых элементов соединены с входами синхронизации соответственно первого и второго триггеров, информационный вход первого триггера соединен с выходом первого блока пороговых элементов, выход второго блока пороговых элементов соединен с информационным входом второго триггера.РИСУНКИ
Рисунок 1, Рисунок 2MM4A Досрочное прекращение действия патента Российской Федерации на изобретение из-за неуплаты в установленный срок пошлины за поддержание патента в силе
Номер и год публикации бюллетеня: 11-2002
Извещение опубликовано: 20.04.2002
