Цифровой фазовый детектор

 

Изобретение относится к устройствам цифрового фазового детектирования на неравных частотах и может быть использовано для детектирования сигналов с угловой модуляцией, для получения сигнала рассогласования в системах , для формирования сетки стабильных частот в приемопередающей и измерительной аппаратуре. Цель изобретения - повьшение динамической точности цифрового фазового детектирования , достигается за счет введения в цифровой фазовый детектор цифрового инвертора 5, переключателя кодов 6, триггера 7 со счетным входом и фазового детектора 10. Кроме того, устройство содержит накопительный регистр 1, имеющий тактовый вход 2, кодовые входы 3 и 4, цифроанапоговый преобразователь 8 и фильтр 9. Повьшение . динамической точности позволяет исключить инерционное звено - цифровой сумматор и ввести указанные вьше элементы. При этом точность устройства , в основном, определяется точностью цифроанапогового преобразователя . 2 ил. :л9 :л ю 35 Л фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1 (Ю4Н 03 D 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2920040/24-21 (22) 05.05.80 (46) 15.11.87. Бюл. У 42 (72) В.И.Козлов (53) 621.376.33(088.8) (56) Авторское свидетельство СССР

В 879738 кл. H 03 D 13/00, 1979.

Патент США У 3913028, кл. 331-1А, 1974. (54) ЦИФРОВОЙ ФАЗОВЫЙ ДЕТЕКТОР (57) Изобретение относится к устройствам цифрового фазового детектирования на неравных частотах и может быть использовано для детектирования сигналов с угловой модуляцией, для получения сигнала рассогласования в системах, для формирования сетки стабильйых частот в приемопередающей и измерительной аппаратуре. Цель изобретения — повышение динамической точности цифрового фазового детектирования, достигается за счет введения в цифровой фазовый детектор цифрового инвертора 5, переключателя кодов б, триггера 7 со счетным входом и фазового детектора 10. Кроме того, устройство содержит накопительный регистр 1, имеющий тактовый вход 2, кодовые входы 3 и 4, цифроаналоговый преобразователь 8 и фильтр 9. Повышение динамической точности йозволяет исключить инерционное звено — цифровой сумматор и ввести указанные выше элементы. При этом точность устройства, в основном, определяется точностью цифроаналогового преобразователя. 2 ил.

1 35

Изобретение относится к радиотехнике, а именно к устройствам цифрового фазового детектирования на неравных частотах, и может быть использовано для детектирования сигналов с угловой модуляцией, для получения сигналов рассогласования в системах

АПЧ для формирования сетки стабильных частот в приемопередающей и измерительной аппаратуре, Целью изобретения является повышение динамической точности. цифрового фазового детектирования.

На фиг. 1 представлена схема циф-рового фазового детектора;на фиг. 2 диаграммы, поясняющие его работу.

Цифровой фазовый детектор содержит накопительный регистр 1, имеющий тактовый вход 2, соединенный с клеммой первого тактового входа устройства, кодовый вход 3 задания его емкости и кодовый вход 4 задания накапливаемого числа, соединенные с клеммами цифровых входов устройства.

Кодовый выход накопительного регистра 1 соединен с входами цифрового инвертора 5 и переключателя 6 кодов.

При этом выход цифрового инвертора

5 соединен с вторым кодовым входом переключателя 6 кодов, управляющий вход которого через триггер 7 со счетным входом соединен с выходом импульсов переполнения накопительного регистра 1, а кодовый выход через последовательно соединенные цифроаналоговый преобразователь 8 и фильтр 9 соединен с первым входом фазового детектора 10, второй вход которого соединен с входной клеммой второго тактового входа устройства.

Диаграммы, поясняющие работу устройства приведены для случая А = 10, В = 37 (фиг. 2).

Однако из импульсных последовательностей, например За() с большей частотой f,,поступает на тактовый вход накопительного регистра 1, имеющего емкость, задаваемую числом В на первом кодовом входе, причем В пропорционально частоте f . Содержимое регистра увеличивается с каждым тактом на величину А, задаваемую на втором кодовом входе регистра 1.

Число А пропорционально частоте второй импульсной последовательности Зд (t) .

Если при записи очередного значения кода превысится емкость регистра, 2615 2 то он переполняется. Переменный код

С(с) с выхода регистра 1 поступает на первый кодовый вход переключателя

6 кодов, на второй кодовый вход кото рого поступает сигнал С(с) цифрового инвертора 5, представляющий собой дополнительный код:

Импульсы с выхода счетного триггера 7 поступают на управляющий вход переключателя 6 кодов, Триггер 7 по счетному входу перебрасывается импульсами, поступающими с выхода импульсов переполнения накопительного регистра 1, Следовательно, на выходе переключателя 6 кодов коды C(t) и

C(t) чередуются с каждым импульсом переполнения накопительного регистра 1.

С помощью цифроаналогового преобразователя 8 код с выхода переключа 5 теля 6 кодов преобразуется в аналоговый эквивалент u(t).

На фиг. 2 показано, что функция

U(t ) может. быть представлена в виде суммы периодических импульсов треугольной формы V(t) с периодом, равным 2Тд = 2/fA, и фазово-модулированных импульсов пилообразной формы

V(t) с периодом Т = 1/f .

Так как частоты йд и f значительно отличаются друг от друга, а 5 именно fn ú fa > спектры функций V(t) и Г() находятся в различных частотных областях, что дает воэможность фильтруем 9 подавить составляю40 щую U(t), а составляющую V(t) подать на один из входов фазового детектора 10, на другой вход которого подается вторая из сравниваемых импульсных последовательностей FA (t) с меньшей частотой fä, равной удвоен45 ному значению частоты функции V(t).

Фазовый детектор 10 вырабатывает выходной сигнал, пропорциональный фазовому рассогласованию функций

V(t) и SA (t), а следовательно, разности фаз исходных импульсов последовательностей S (t) и 8А (С).

В зависимости от выполнения фазового детектора 10 можно испольэовать непосредственно импульсы 8д (t), 55 если, например, детектор 10 построен по схеме импульсно-фазового, с выборкой значений функции V(t) на ее восходящем и нисходящем участках с пос15

@а

dj(c)

gA>

Тираж 900 Подписное

ВНИИПИ Заказ 5575/SS

Произв-полкгр. пр-тие, г. Ужгород, ул. Проектная, 4 з 13526 ледующим вычитанием результатов выборок на входах дифференциального каскада, или получить предварительно (1 f импульсы о (t) — меандр с частотой

Д ,5 й„/2, если, например, детектор 10 построен по принципу обычного перемножителя, или можно использовать для выборки узкие импульсы Зд (t), полученные дифференцированием 8 (с), если, например, детектор 10 выполнен импульсно-фазовым.

Повысить динамическую точность детектирования позволяет исключение инерционного звена — цифрового сумматора и введение цифрового инвертора, переключателя кодов, триггера и фазового детектора. При этом динамическая точность детектирования, в основном, определяется точностью ЦАП.

Формула и з обретения

Цифровой фазовый детектор, содержащий накопительный регистр, тактовый вход которого соединен с входной клеммой импульсной последовательности большей частоты, а первый кодовый вход соединен с входными клеммами кодового задания накапливаемого числа устройства, и последовательно соединенные цифроаналоговый преобразователь и фильтр, о т л и ч а ю щ и йс я тем, что, с целью повышения динамической точности детектирования, в него введены последовательно соединенные цифровой инвертор и переключатель кодов, а также счетный триггер и фазовой детектор, при этом второй цифровой вход переключателя кодов соединен с цифровым выходом накопительного регистра и входом цифрового инвертора, а управляющий вход через счетный триггер соеДинен с выходом импульсов переполнения накопительного регистра, выход фильтра соединен с первым входом фазового детектора, второй вход которого соединен с входной клеммой импульсной последовательности меньшей частоты, а второй кодовый вход накопительного регистра соединен с входными клеммами задания емкости регистра детектора,при этом выход переключателя кодов соединен с входом цифроаналогового преобразователя.