Устройство для умножения

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах высокой производительности. Целью изобретения является расширение области применения за счет получения инверсного значения результата при парафаз-. ос, ос, (Л САЭ DO Сд СО 00 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (191 (И) (51) 4 G 06 F 7 52

l3(гй

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А STOPCHOMY СВИДЕТЕЛЬСТВУ с, с(Я(l2

А2 сг

С2

"з .(з

ly ю(А((8(сз с, л( (((Аг 2

Аз ЗА

Х бг бг с, Ср

Еб сб с, 21 сб с, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4051258/24 — 24 (22) 07.04.86 (46) 07.09.87. Бюл. (((33 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, В.Б.Мараховский, Л.Я.Розенблюм и Б.С.Цирлин (53) 81.325 (088.8) (56) Авторское свидетельство СССР

Р 894703, кл. G 06 F 7/52, 1980. л, Х!

А2

Аг

А, "з

l Ф

Уз

Уг

А(А(Аг

А, лз

Аз

Ау

Ау б

Папернов А.А. Логические основы

ЦВТ. M.: Советское радио, 1972, с.219, рис.9. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах высокой производительности. Целью изобретения является расширение области применения эа счет получения инверсного значения результата при парафаз-.

1335983

40 ном поступлении сомножителей. Это достигается в устройстве, содержащем матрицу 1 элементов .3 И, входы и выходы которых соединены соответственно с прямыми входами разрядов сомножителей и прямыми выходами разрядов частичных произведений, и матрицу из п (n-1) сумматоров 5 — 16, введением матрицы 2 элементов ИЛИ 4, входы и

Изобретение относится к вычислительной технике и может быть использовано н цифровых устройствах высокой производительности.

Цель изобретения — расширение области применения за счет получения инверсного значения результата при парафазном поступлении сомножителей °

На фиг.1 представлена функциональ- ð ная схема устройства для умножения четырехразрядных чисел; на фиг.2 схема сумматора.

Устройство содержит две матрицы

1 — 2 элементов И 3 и ИЛИ 4 и матрицу сумматоров 5-16, прямой и инверсный входы разрядов А;, В,, А и В, первого и второго сомножителей А и В (в данном случае четырехразрядных), где индекс i=1,...,4 — разряд сомножителя с учетом его веса, прямые и инверсные выходы разрядов С, С произведения С, где индекс j=1, ..., 8 разряд произведения с учетом его веса.

Схема сумматора (фиг.2) содержит элементы И 17-27 и элементы ИЛИ 2831, выходы S u S прямого и инверсного значений суммы (они являются также и сигналами завершения переходного зп процесса в сумматоре), прямой и инверсный выходы р и р переноса, р и р — прямой и инверсный входы переноса, прямой и инверсный входы а, Ь, а H Ь первогo H HTopol"Q слагаемых.

Сумматор работает следующим образом.

Его инертное состояние характеризуется значением "1" на всех его прямых и инверсных входах и выходах:

a=a=b=b=p=p=p =р =S=S=I После того, как на входах сумматора появится кавыходы которых соединены с инверсными входами разрядов сомножителей и инверсными выходами разрядов частичных. произведений соответственно.

Причем прямые и инверсные выходы одноразрядных сумматоров, соединенные с выходами устройства, индицируют моменты окончания переходных процессов в нем. 2 ил. кой-либо рабочий набор значений, на его выходах установятся прямые и инверсные значения переноса и суммы.

При этом указанныс значения вырабатываются только после того, как все входы сумматора перейдут из инертного состояния в рабочее, причем значение 0" на прямом или инверсном выходе суммы появляется последним, т.е. S--0 или S=0 является признаком завершения переходного процесса в сумматоре при переходе его в рабочее состояние.

Это значение, поступая на входы элементов И 17, 18, 23, 25 или 21, 22, 24, 27, блокирует их, в результате чего при переходе входов сумматора.в инертное состояние это значение будет сохраняться до тех пор, пока инертное состояние не установится на входах первого и второго слагаемых и выходах переноса. Только после этого на выходе элемента И 26 появится значение "1" после чего в инертное состояние перейдут и прямой, и инверсный выходы суммы, т.е. S=S=1 является признаком завершения переходного процесса в сумматоре при переходе его в инертное состояние.

Устройство для умножения работает следующим образом.

Его инертное состояние характеризуется значением "1" на всех его прямых и инверсных входах и выходах:

А;=А; =В; =В, =С, =С =-1, i=1 4; j=

=1,...,8. После того, как на входах устройства появится какой-либо рабочий набор значений, на выходах матриц 1 и 2 установятся прямые и инверсные значения разрядов частичных произведений, которые поступают на входы

3 133598 сумматоров 5-16. По окончании переходных процессов в каждом из сумматоров на его выходах устанавливаются прямые и инверсные значения переноса

5 и суммы, которые поступают либо на входы других сумматоров, либо на выходы устройства. Таким образом, признаком завершения переходных процессов в устройстве является появление 10 значения "0". на прямом или инверсном выходе его каждого разряда. Для того, чтобы вернуть устройство в инертное состояние, необходимо установить инертное состояние на всех его входах 16

A; =A; =В, =В; =1, i=1,...4. При этом сначала в инертное состояние перейдут все выходы матриц 1 и 2, где формируются частичные произведения, и лишь после этого — сумматоры 5-16. Только 20 после того, как все сумматоры 5-16 окажутся в инертном состоянии, оно установится на выходах устройства, т.е. С„ =С =1, j=1,...,8 является признаком завершения переходных процес- 25 сов при переходе устройства в инертное состояние. формула изобретения

Устройство для умножения, содержащее матрицу (N-1)М сумматоров и матрицу N N элементов И, (N — разрядность сомножителей), причем первый вход элемента И i-го столбца матрицы (i=1,2,...N соединен с прямым входом i-ro разряда первого сомножителя устройства, второй вход элемента И

j-й строки (j=1,2,...,N) матрицы соединен с прямым входом j-ro разряда второго сомножителя устройства, выход

N-го элемента И первого столбца матрицы является прямым выходом 2 N-ro разряда произведения устройства, выход i-го элемента И первого столбца матрицы соединен с прямым входом первого слагаемого (i+1)-ro сумматора первого столбца матрицы, прямые выходы суммы всех сумматоров N-й строки и (N-1)-ro столбца матрицы являются

50 прямыми выходами соответствующих разрядов произведения устройства, прямой выход суммы каждого одноразрядного сумматора К-й строки матрицы соединен с прямым входом первого слагаемого

55 следующего сумматора той же строки матрицы (К-1,2,..., N-1), прямой выход переноса сумматора К-го столбца матрицы соединен с прямым входом пе3

4 реноса i-го сумматора (К+1) -го столбца матрицы, выходы элементов И 1-ro столбца первой строки (1=2,3,...,N) матрицы соединены с прямыми входами первого слагаемого сумматора (1-1)-го столбца первой строки матрицы, выход

N-ro элемента И 1-ro столбца матрицы соединен с прямым входом второго слагаемого N-ro сумматора (1-1)-ro столбца матрицы, выход S-го элемента И (8=2,3,..., N-1) 1-го столбца матрицы соединен с прямым входом второго слагаемого соответствующего сумматора матрицы, прямой выход переноса i-ro сумматора (N-1)-ro столбца матрицы соединен с прямым входом переноса (i-1)-ro сумматора этого столбца матрицы, прямой выход переноса первого сумматора (N-1)-го столбца матрицы соединен с прямым выходом первого разряда произведения устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет получения инверсного значения результата при парафазном поступлении сомножителей, в устройство введена матрица N N элементов ИЛИ, при этом первый вход элемента ИЛИ х-го столбца матрицы соединен с инверсным входом i-ro разряда первого сомножителя устройства, второй вход элемента

ИЛИ j-й строки матрицы соединен с инверсным входом 1-го разряда второго сомножителя устройства, выход N-ro элемента ИЛИ первого столбца матрицы является инверсным выходом 2N-ro разряда произведения устройства, выход

i-го элемента ИЛИ первого стЬлбца матрицы соединен с инверсным входом первого слагаемого (i+ 1)-ro сумматора первого столбца матрицы, инверсные выходы всех сумматоров N-й строки и (N-1)-го столбца матрицы являются инверсными выходами соответствующих разрядов произведения устройства, инверсный выход суммы каждого одноразрядного сумматора К-й строки матрицы соединен с инверсным входом первого слагаемого следующего сумматора той же строки матрицы, инверсный выход переноса i-го сумматора К-ro столбца матрицы соединен с инверсным входом переноса i-ro сумматора (К+1)-го столбца матрицы, выходы элементов

ИЛИ 1-ro столбца первой строки матрицы соединены с инверсными входами переноса первого слагаемого сумматоров (1-1)-ro столбца первой строки матри 1335983

6 ми входами первого, шестого и восьмоым го элементов И, выход первого элеменма- та И соединен с первыми входами перод вого и второго элементов ИЛИ, вторые

5 ри- входы которых соединены с выходом ро- шестого элемента И, выход седьмого а- элемента И соединен с третьим входом но- первого элемента ИЛИ, выход которого соединен с вторым входом десятого и м пятым входом третьего элементов И и является инверсным выходом переноса е- сумматора, выходы второго и десятого элементов И соединены с третьим и

ым 15 четвертым входами второго элемента я ИЛИ, выход которого соединен с третьо им входом десятого и четвертыми вхоть дами первого, второго и шестого элементов И и является прямым выходом суммы сумматора, выход девятого элемента И соединен с первыми входами третьего и четвертого элементов ИЛИ, ый вторые входы которых соединены с выходом пятого элемента И, четвертый

25 вход которого соединен с четвертыми входами восьмого и девятого элеменря- тов И, с выходом четвертого элемента о- ИЛИ, вторым входом одиннадцатого элемента И и является инверсным выходом

ЗО суммы сумматора, выход четвертого в элемента И соединен с третьим входом го третьего элемента ИЛИ, выход котороми го является прямым выходом переноса

35 цы, выход N-го элемента ИЛИ 1-ro столбца матрицы соединен с инверсн входом второго слагаемого N-го сум тора (1-1)-ro столбца матрицы, вых

S-ro элемента ИЛИ 1-ro столбца мат цы соединен с инверсным входом вто го слагаемого соответствующего сумм тора матрицы, инверсный выход пере са i-ro сумматора (N-i)-ro столбца матрицы соединен с инверсным входо переноса (i-1)-ro сумматора этого столбца матрицы, инверсный выход п реноса первого сумматора (N-1)-го столбца матрицы соединен с инверсн входом первого разряда произведени устройства, причем в состав каждог сумматора матрицы входят одиннадца элементов И и четыре элемента ИЛИ, прямой вход первого слагаемого сум матора соединен с первыми входами первого, второго, третьего, четвер того и пятого элементов И, инверсн вход первого слагаемого сумматора единен с первыми входами шестого, седьмого, восьмого и девятого и вт рым входом третьего элементов И, п мой вход второго слагаемого суммат ра соединен с вторыми входами втор го, четвертого, шестого и девятого и третьим входом третьего элементо

И, инверсный вход второго слагаемо сумматора соединен с вторыми входа первого, пятого, седьмого и восьмого и четвертым входом третьего элементов И, прямой вход переноса сумматора соединен с первым входом,цесятого и с третьими входами второго, пятого и девятого элементов И, инверсный вход переноса сумматора соединен с 40 первым входом одиннадцатого и третьисумматора и соединен с третьим входом одиннадцатого и шестым входом третьего элемента И, выход которого соединен с пятым входом второго и третьим входом четвертого элементов ИЛИ, четвертый и пятый входы которого соединены с выходами восьмого и одиннадцатого элементов И соответственно.

1335983

Составитель Н.Маркелова

Техред М.Ходанич Корректор Л.Пилипенко

Редактор Н.Егорова

Заказ 4048/43 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужсород, ул. Проектная, 4