Устройство для извлечения корня из суммы квадратов трех чисел

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах ДЛЯ аппаратного вычисления функции D + Y + .Цель изобретения - упрощение устройства - достигается за счет введения в устройство, содержащее пять регистров, четыре группы элементов И 4-8, 9-12 и три сумматора 13-15, триггера 17, элемента НЕ И соответствующего подключения элементов схемы. 2 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19! (! !1

А1 (604 С 06 F 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4021908/24-24 (22) 13.02.86 (46) 07.07.87. Бюл. 1! 25 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) В.Е. Золотовский и P.Â. Коробков

{53) 681.325(088.8) (56) Авторское свидетельство СССР

У 813424, кл. G 06 F 7/552, 1981.

Авторское свидетельство СССР

Ф 1О!9446, кл. G 06 F 7/552, !98!. (54) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ

ИЗ СУММЫ КВАДРАТОВ ТРЕХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах для аппа атного вычисления функции D = X + Ъ + Е .Цель иэобретения — упрощение устройства — достигается эа счет введения в устройство, содержащее пять регистров, четыре группы элементов И 4-8, 9-!2 н три сумматора 13-15, триггера 17, элемента НЕ и соответствующего подключения элементов схемы. 2 ил.

1322269

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных манана« Пнн аппаРатногo нн I«cRBNHR фун«Пнн П = 1Х* + Y н Z

Цель изобретения — упрощение устройства.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — схема подключения элементов И группы и !О регистра.

Устройство содержит входы 1-3 соответственно первого, второго и третьего аргументов устройства, регистры 4-8, группы 9-12 элементов И, сум- !5 маторы !3-15, элемент НЕ 16, триггер 17, вход 18 запуска, вход 19 логического нуля, вход 20 синхронизации устройства, выходы 21 и 22 результата устройства, элементы И 23 (в группах

9-11), вьгходы 24 элементов И групп.

Регистры 4-6 представляют собой обычэгые и †разрядн регистры сдвига, регистр 7 — регистр сдвига, содержащий (n-I) разряд. Все регистрьэ управ25 ляются по входу 18 устройства. Триггер 17 — обычный П -триггер. По входу

Soli управляется со входам 18, гинхровход С соединен с входом 20 устройства.

Устройство работает следующим образом.

Перед началом рабо и со входом 1-3 в регистры 4-6 вводя я переменньн

Х, У, 7. соответс1вегэно. 1 егистр 8 35

1 брошен. в нопь. Вычисление функции D треб. "т выполнения (и+2)-х циклов. 1нак как все циклы одинаковы, ограничимся рассмотрением г.-го цикла.

Цикл начинается с подачи сигнала 4О

С1 на вход 18 успройства. По этому сигналу содержимое регистров 4-7 сдвигается на один разряд влево. В освобождающиеся младшие разряды регистров 4-6 записываются нули. В младший 45 разряд регистра 7 записывается разряд функции D, сформированный в предыдущем цикле в триггере 17. Одновременно тригге.р 17 переходит в единичное состоянис. В регистр 8 запише" ñÿ сумма, 50 сформированная в сумматорах 14 и 15 в предьэггущем цикле.

По завершении сдвига и записи на выходах групп элементов И 9-!! сфор55 мируются г.-е частичные квадраты Х,, 2

У,, 7,, которые просуммируются в сумматор 1х 13 14, Одновременно на выходах триггера !7 и группы элементов И 12 сформируется частичный квадг рат D в предположении, что 1-ый разряд DD. равен 1 со знаком минус.

В сумматоре 15 сформируется сумма 2 2 а 2 2

S =,э Х + Y ++2 — 1! ! J

По затухании переходных процессов подается сигнал С2 на вход 20. Если

Я О, триггер 17 остается в единичном состоянии (D; = 1). Если S О, в триггер 17 запишется инверсия знака суммы S, т.е. он перейдет в нулевое состояние (D, = О). По затухании переходных процессов, вызванных сигналом С, цикл завершается. На вход 18 подается следующий сигнал С, и выполняется следующий цикл. После выполнения (и+2)-ro цикла в триггере 17 будет записан младший разряд функции

D, в регистре 7 — остальные разряды.

Ф о р м у л а и з о б р е т е н и я

Устройство для извлечения корня из суммы квадратов трех чисел, содержащее пять регистров, три сумматора, четыре группы элементов И, причем информационные входы первого, второго и третьего регистров являются соответ твегэно входами первого, второго и

1ретьего аргументов устройства, о тл и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит триггер и элемент НЕ, причем первые входы эл ментов И первой, второй и третьей групп соединены с прямыми вьгходами старших разрядов соответственно первого, второго и третьего регистров, вторые входь. первого и второго элементов И первой, второй и третьей групп подключены соответственно к прямому и инверсному вьгходам второго разряда соответствующих регистров, прямые выходы разрядов с третьего по п — и которых, где n — разрядность первого, второго, третьего и четвертого регистров, соединены с вторыми входами соответствующих элементов И первой, второй и третьей групп, выходы элементов И первой и второй групп соединены соответственно с первой и второй группами входов первого сумматора, выходы которого подключены к первой группе входов второго сумматора, вторая группа входов которого соединена с выходами элементов И третьей группы, управляющие входы всех регистров и S-вход триггера соединены с

1322269

29

Фиг. 2

Составитель Н. Шелобанова

Редактор П. Гереши Техреду Л.Олейник Корректор Н. Король

Заказ 2865/45 Тирах 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)!3035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Укгород, ул. Проектная, 4 входом запуска устройства, синхровход триггера соединен с входом синхронизации устройства, выходы двух младших разрядов второго сумматора соединены с входами двух младших разрядов пятого регистра, и-1 старших разрядов второго сумматора соединены со входами младших разрядов третьего сумматора, вход (и+Э)-го разряда которого соединен с входом логического 10 нуля устройства, входы первого (n+I) го и (и+2)-го разрядов третьего сумматора, первые входы элементов И четвертой группы и информационный вход четвертого регистра соединены с пря- IS мым выходом триггера, инверсные выходы разрядов четвертого регистра соединены с входами элементов И чет"вертой группы, выходы которых подключены к первым входам с второго по и-й разрядов третьего сумматора, выходы пятого регистра соединены с вторыми входами третьего сумматора, выходы разрядов которого соединены с входами пятого регистра со сдвигом на два разряда в сторону старших разрядов, выход старшего разряда третьего сумматора через элемент НЕ подключен к

D-âõoäó триггера, прямые выходы четвертого регистра и триггера являются выходами результата уст— ройства.