Устройство для умножения

 

Изобретение относится к вычислительной технике, в частности к умножителям . Устройство позволяет вычислить произведение двух чисел, представленньпс в дополнителвном двоичном коде. Целью изобретения является расширение функциональных возможностей за счет обработки чисел со знаками. Устройство состоит из трех блоков 1, 2, 5 памяти, сумматора 3 по модулю два и комбинационного сумматора 4. Первые два блока 1, 2 памяти вычисляют логарифм первого и второго сомножителей . Логарифмы.сомножителей суммируются в комбинационном сумматоре 4. Третий блок 5 памяти преобразует сумму логарифмов сомножителей в их произведение. Знак произведения определяется в сумматоре 3 по модулю два и поступает на третий блок 5. 1 ил. & (Л с со о СП 05 О5 О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (111 (51)4 G 06 F 7!52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3903479/24-24 (22) 29.05.85 (46) 23.04.87. Бюл. -¹ 15 (72) С.И. Фролов (53) 681.325 (088.8) (56) Бузунов Ю.А., Вавилов Е.Н. Принципы построения цифровых вычислительных машин. — Киев: Техника, 1972, с. 267.

Потапов В.И. и др, Быстродействующие АЛУ ЦВМ. — Новосибирск: НИСИ, 1978, с. 32-33, рис. 1.8.1. лить произведение двух чисел, представленных в дополнителвном двоичном коде. Целью изобретения является расширение функциональных возможностей за счет обработки чисел со знаками.

Устройство состоит из трех блоков 1, 2, 5 памяти, сумматора 3 по модулю два и комбинационного сумматора 4.

Первые два блока 1, 2 памяти вычисля.ют логарифм первого и второго сомножителей. Логарифмы. сомножителей суммируются в комбинационном сумматоре

4. Третий блок 5 памяти преобразует сумму логарифмов сомножителей в их произведение. Знак произведения определяется в сумматоре 3 по модулю два и поступает на третий блок 5. 1 ил. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике, в частности к умножителям. Устройство позволяет вычисОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 1305666 2

Изобретение относится к вычисли- рые суммируются в комбинационном сумтельной технике, в частности к умно- маторе 4. Знак произведения чисел А жителям. и В вырабатывается сумматором 3 помоЦель изобретения — расширение функ- дулю два в соответствии со знаками циональных возможностей за счет обес- 5 чисел А и В. Блок 5 памяти преобразупечения возможности обработки чисел ет поступающую с комбинационного сумсо знаками. матора 4 величину log I А I+ logc181 с

На чертеже представлена блок-схе- учетом знака произведения, поступаюФ ма устройства для умножения. щего с сумматора 3 по модулю два, в

Устройство содержит блоки 1 и 2 10 произведение чисел А и В, представпамяти, сумматор 3 по модулю два, ленное, как и сами числа, в дополникомбинационный сумматор 4 и блок 5 тельном двоичном коде ° памяти. При реализации 16-разрядного устВычисление модуля произведения ройства умножения на элементах памяти двух чисел А и В производится в уст- 15 типа ТЕМП-ПЗУ-1М, сумматорах типа ройстве на основании соотношения 533ИМ6 и сумматоре по модулю два

533ЛП5 необходимо 11 элементов. (All Bl = С

Формула изобретения где А и В - числа в дополнительном коде;

С вЂ” основание логарифма, выбираемое из условия

log 2"= 2 памяти.

Составитель В. Березкин

Редактор Н. Рогулич Техред Л.Олейник

Корректор Е. Рошко

Заказ 1452/46 Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 где и — количество двоичных разрядов входа блоков 1 и 2 памяти;

m — количество двоичных разрядов выхода блоков 1 и 2 памяти °

Блок 5 памяти должен содержать (m+1) двоичных разрядов на входе и (k4m) двоичных разрядов на выходе.

В этом случае точность вычисления сос-35 тавляет 1 м,з.р. Определение знака производится схемой сумматора 3 по модулю два.

Устройство работает следующим образом.

Блоки 1 и 2 памяти преобразуют входные величины А и В в величины

1ояс(Аtи log с(В!соответственно, кото1

Устройство для умножения, содержащее три блока памяти и комбинационный сумматор, причем входы первого

I и второго блоков памяти соединены с соответствующими входами операндов устройства, выходы первого и второго блоков памяти соединены соответственно с первым и вторым входами комбинационного сумматора, выход которого соединен с входом третьего блока памяти. выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности обработки чисел, в него дополнительно введен сумматор по модулю два, первый и второй входы которого соединены с знаковыми разрядами первого и второго операндов устройства соответственно, выход сумматора по модулю два соединен с дополнительным входом третьего блока