Устройство для управления доступом к памяти от двух цвм

 

Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения с памятью , и может быть использовано при проектировании многопроцессорных систем с общей памятью. Целью изобретения является расширение функцио 9eff2t :«9 э « D

СОЮЗ СОВЕТСНИХ сОциАлистичесних РЕСПУБЛИН (19) (111

gg 4 6 06 F 13/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫИ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3914267/24-24 (22) 19.06.85 (46) 15.04.87. Бюл.9 14 (72) В.А.Волчатов и Т.В.Волчатова (53) 681.3(088.8) (56) Авторское свидетельство СССР

У 750490, кл. G 06 F 12/00, 1980.

Авторское свидетельство СССР

В 1161946, кл. G 06 F 13/00, 1984. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ДОСТУПОМ К ПАМЯТИ ОТ ДВУХ ЦВМ (57) Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения с памятью, и может быть использовано при проектировании многопроцессорных систем с общей памятью. Целью изобретения является расширение функциоJ

1304030 нальных воэможностей устройства за счет организации приоритетного обращения одной из ЦВМ к общей памяти.

Устройство содержит регистры 1-10, элемент 11 задержки, блоки 12,13 регистров, пятый элемент И 14, триг геры 15,16,17, формирователи 18,19, 20 импульсов, блок 21 коммутации, с первого по седьмой элементы ИЛИ 22"

28, переключатель 29, с первого по четвертый элементы И 30-33. Логика работы устройства обеспечивает приоритетное обслуживание одной ЦВМ при обращении ее к общей памяти. Номер более приоритетной ЦВМ задается на переключателе. 3 ил.

1 " приоритетное обслуживание j-й ЦВМ; при G

0 — безприоритетное обслуживание j-й ЦВМ.

Устройство работает следующим ЦВМ. Если первой ЦВМ необходимо прообразом. извести обмен информацией с i-м подСигнал, поступающий в устройство 1 каналом общей памяти, то она формиуправления по входам запроса на об- рует и передает по первому входу мен, переводит триггеры требуемых устройства сигнал, который поступает блоков в состояние, необходимое при на установочные входы четвертого 7 работе с первой или второй ЦВМ соот- и шестого 8 регистров, через третий ветственно, а сигнал, поступающий элемент ИЛИ 24 на установочный вход по входам требования на обмен устрой. десятого регистра 10 что соответ35 ства, организует обмен первой или ствует работе первой ЦВМ с каналом второй ЦВМ с внешней памятью. внешней памяти„ через второй элемент

Пусть в исходном состоянии все ИЛИ 23 на установочные входы первого триггера находятся в состоянии "0", 5 и второго 6 регистров и установоч40 а трехпозиционный переключатель в ный вход третьего триггера 17, через положении 3, что соответствует бес- пятый элемент ИЛИ 26 на вход переприоритетному обслуживанию обеих ключателя 29, с выхода которого сиг1

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения с памятью, и может быть использовано при разработке мультипроцессорных вычислительных комплексов.

Цель изобретения — расширение функциональных возможностей устройства за счет организации приоритетного обращения одной из ЦВМ к общей !О памяти.

На фиг.l изображена блок-схема предлагаемого устройства; на фиг.2— блок-схема алгоритма реакции устройства на запросы от одной из ЦВМ; на фиг.3 - блок-схема алгоритма реакции устройства на сигнал о завершении обмена ЦВМ с памятью.

На фиг.! изображены седьмой 1, восьмой 2, третий 3, пятый 4, первый 5, второй 6, четвертый 7, шестой

8, девятый 9. и десятый 10 одноразрядные регистры, элемент ll задержки, второй 12 и первый 13 блоки регистров, пятый элемент И 14, первый 15, второй 16, третий 17 триггеры, первый 18, второй )9 и третий 20 формирователи импульсов, блок 21 коммутации, с первого по седьмой элементы

ИЛИ 22 — 28 соответственно, переключатель 29, с первого по четвертый элементы И 30 — 33 соответственно.

На фиг.2 и 3 приняты следующие обозначения: Y - признак занятости канала внешнего накопителя первой

ЦВМ; Y — признак занятости канала внешнего накопителя второй ЦВМ; Х признак ожидания канала внешнего накопителя первой ЦВМ; Х - признак ожидания канала внешнего накопитЕля второй ЦВМ; Z; — 1 i К вЂ” признак занятости i-ro подканала; G< - признак приоритета первой ЦВМ; 6 - при. знак приоритета второй ЦВМ. и на первый формирователь 18 импульсов, который формирует сигнал и через десятый регистр 10 и выход усгройства передает его в первую ЦВМ.

Блок 21 коммутации,.получив сигнал от от i-го блока второго блока 12 регистров подключает шины интерфейса го подканала к шинам первой ЦВМ.

После завершения обмена информа10 цией в блок 21 коммутации из 1-го подканала поступает сигнал "Конец переписи". Блок 21 коммутации засылает сигнал на вход сброса i-го блока второго блока 12 регистров, 15 тем .самым снимая блокировку обраще. ния к данному подканалу, через i-й блок первого блока 13 регистров на установочный вход девятого регистра

9, на вход сброса седьмого регист20 ра 1, через первый элемент ИЛИ 22 на входы сброса первого 5 и второго

6 регистров, на вход сброса третьего триггера 17, через третий элемент

ИЛИ 24 на установочный вход десятого регистра 10 и на третий формирователь

20 импульсов, который формирует сигнал и через десятый регистр 10 засылает его в первую ЦВМ, а также через ! элемент 11 задержки и девятый регистр

9 на вход разрешения третьего регистра 3. Если сигнал появится на инверсном выходе третьего регистра 3, то устройство управления заканчивает обслуживание данного запроса, а ес35 ли на прямом выходе, то сигнал через первый регистр 5 и четвертый элемент

ИЛИ 25 поступает на вход сброса десятого регистра 10, а также через первый регистр 5 на третий формиро40 ватель 20 сигналов, который формирует сигнал и через десятый регистр 10 засыпает его во вторую ЦВМ. На этом устройство для управления доступом к памяти заканчивает обслуживание данного запроса.

Обслуживание запроса от второй

ЦВМ производится аналогично обслуживанию запроса от первой ЦВМ.

Если трехпоэиционный переключатель находится в первом или во втором положении, то проверка наличия признака ожидания канала внешнего накопителя от другой ЦВМ не производится. Этим и достигается приоритетное. обслуживание запросов от заданной

ЦВМ

3 1304030 4 нал через через шестой 27 и седьмой

28 элементы ИЛИ поступает на входы сброса первого 15 и второго 16 триггеров. Затем первая ЦВМ формирует сигнал на обмен с i-м подканалом общей памяти и передает его по входу запроса на обмен устройства на вход разрешения седьмого регистра 1. В зависимости от того, на каком элементе И седьмого регистра 1 имеется сигнал от RS-триггера этого регистра запрос может пройти либо на прямой вьиод, либо на инверсный. Если на прямой выход, то второй формирователь 19 импульсов формирует сигнал и через десятый регистр 10 засылает ! его в первую ЦВМ по выходу ответа устройства. Если на инверсный выход, то запрос пересылается на первые входы второго 31 и третьего 32 элементов И. Если запрос проходит через второй элемент И 31, то запрос посту пает на первый вход первого элемента

И 30, а если через третий элемент И, то запрос поступает на вход разрешения третьего регистра 3. Запрос с прямого выхода третьего регистра 3 через первый регистр 5 поступает на установочный вход пятого регистра 4 и на второй формирователь 19 импульсов, который формирует сигнал и через десятый регистр 10 засылает его в первую ЦВМ. Если запрос из третьего регистра 3 выходит через инверсный выход, то он через первый элемент И 30 поступает в блок 2-1 коммутации, который по адресу в запросе .определяет и запоминает номер требуемого подканала. Блок 21 коммутации передает запрос на вход разрешения второго блока 12 регистров.

Если i-й подканал занят, то запрос появляется на прямом выходе второго блока 12 регистров и через четвер.тый 7 и первый 5 регистры передается на установочный вход пятого регистра 4 и на вход второго формирователя 19 импульсов. Если подканал свободен то сигнал появляется на

У

50 инверсном выходе второго блока 12 регистров и поступает на установочный вход i-го блока второго блока

12 регистров, тем самым блокируя обращение второй ЦВМ к данному подканалу., на первый вход блока 21 коммутации и чере шестой регистр 8 на установочный вход седьмого регистра

1, на вход сброса пятого регистра 4

4030

Формула

5 130 изобретения

Устройство для управления доступом к памяти от двух ЦВМ, содержащее блок коммутации, элемент задержки, с первого по третий формирователи импульсов, с первого по десятый одноразрядные регистры, первь»й, второй . блоки регистров и с первого по четвертый элементы ИЛИ, причем выход первого элемента ИЛИ соединен с вы" ходами сброса первого и второго одноразрядных регистров, выход второго элемента ИЛИ соединен с установочными входами первого и второго одноразрядных регистров, прямой выход третьего одноразрядного регистра соединен с прямым выходом четвертого од»»оразрядного регистра и с входом разрешения первого одноразрядного регистра, выход пятого одноразрядного регистра соединен с инверсным выходом четвертого одноразрядного регистра и с входом разрешения второго одноразрядного регистра, вход устройства для подключения выхода запроса на обмен первой ЦВМ соединен с первыми входами второго и третьего элементов ИЛИ и с установочными входами четвертого и шестого одноразрядных регистров, входы сброса четвертого и шестого одноразрядных регистров, второй вход второго элемента ИЛИ и первый вход четвертого элемента KIN соединены с входом устройства для подключения выхода запроса на обмен второй ЦВМ„ прямой выход шестого одноразрядного регистра соединен с входом сброса пято-. го одноразрядного регистра, с установочным входом первого блока регист1 ров, с установочным входом седьмого одноразрядного регистра и с первым входом первого формирователя импульсов, инверсный выход шестого одно.разрядного регистра соединен с входом сброса третьего одноразрядного регистра, с входом сброса первого блока регистров, с вторым входом первого формирователя импульсов и с

1 установочным входом восьмого одноразрядного регистра, прямые выходы седьмого, восьмого одноразрядных регистров соединены с первым входом второго формирователя импульсов, прямой выход первого одноразрядного регистра соединен с вторым входом второго формирователя импульсов и с установочным входом пятого одноразрядного регистра, прямой выход второго одноразрядного регистра соединен с установочным входом третьего одноразрядного регистра и с третьим входом второго формирователя импульсов, прямой выход второго блока регистров соединен с входом разрешения четвертого одноразрядного регистра, первый выход блока коммутации соединен с входом раэрешения.второго блока регистров, инверсный выход первого одноразрядного регистра соединен с первым входом третьего формирователя импульсов и с вторым вхоцом четвертого элемента ИЛИ, инверсный выход второго одноразрядного регистра соединен с вторыми входами третьего формирова" теля импульсов и третьего элемента

ИЛИ, прямой выход первого блока регистров соединен с входом сброса седьмого одноразрядного регистра, с первым входом первого элемента

ИЛИ, .с третьим входом третьего эле" мента ИЛИ и с установочным входом девятого одноразрядного регистра, выходы третьего и четвертого элементов ИЛИ соединены соответственно с установочным входом и входами сброса десятого одноразрядного регистра, вход разрешения седьмого одноразрядного регистра соединен с входом устройства для подключения выхода требования обмена первой ЦВМ, выходы

I первого, второго, третьего формирователей импульсов объединены и подключены к входу разрешения десятого одноразрядного регистра, прямой и

40 инверсный выходы которого соединены с выходами устрой".тва для подключения входов ответа соответственно первой, второй ЦВМ, второй выход блока коммутации соединен : входом разрешения

45 первого блока регистров, с третьим входом третьего формирователя импульсов, с входом сброса второго блока регистров, с вторым входом первого элемента ИЛИ и с входом элемен"

50 та задержки, инверсный выход первого блока регистров соединен с входом сброса девятого. Gt)íoðàÿðÿäíîãî регистра„ с входом сброса восьмого одноразрядного регистра, и с третьим входом четвертого элемента КПИ, выход элемента задержки соединен с входом разрешения девятого одноразрядного регистра, инверсный выход второго бло!

3040 ка регистров соединен с установочным входом второго блока регистров, с входом разрешения шестого однораз- рядного регистра и с первым входом блока коммутации, вход разрешения . восьмого одноразрядного регистра со-единен с входом устройства для подключения выхода требования обмЕна второй ЦВМ, причем каждый из одноразрядных регистров содержит триггер и 10 первый, второй элементы И, причем вход разрешения одноразрядного регистра подключен к первым входам первого, второго элементов И, вторые входы которых соединены соответственно с единичным и нулевым выходами триггера, единичный и нулевой входы которого соединены с установочным входом и входом сброса одноразрядного регистра, прямой и инверсный 20 выходы одноразрядного регистра соединены с выходами первого, второго элементов И, о т л и ч а ю щ е е— с я тем, что, с целью расширения функциональных возможностей за счет приоритетного обращения одной из

ЦВМ к общей памяти, в него введены с первого по третий триггеры, с первого по седьмой элементы И, переключатель и с пятого по седьмой элементы ИЛИ, причем первый, второй входы

1 пятого элемента ИЛИ соединены с входами устройства для подключения выходов запроса на обмен соответственно первой и второй ЦВМ, выход пятого 35 элемента ИЛИ соединен с входом переключателя, первый выход которого соединен с единичным входом первого триггера и с первым входом шестого элемента ИЛИ, второй выход переклю- 40 чателя соединен с единичным входом второго триггера и с первым входом

30 8 седьмого элемента ИЛИ, вторые входы шестого и седьмого элементов ИЛИ соединены с третьим выходом переключателя, выходы шестого и седьмого элементов ИЛИ соединены с нулевыми входами соответственно первого, второго триггеров, единичный выход третьего триггера соединен с первым входом первого элемента И, выход которого соединен с вторым входом блока коммутации, выходы первого, второго элементов ИЛИ соединены соответственно с нулевым и единичным входами третьего триггера, первые

I входы второго, третьего элементов И соединены с инверсным выходом седьмого одноразрядного регистра, единичный и нулевой выходы первого триггера соединены с вторыми входами второго и третьего элементов И, единичный и нулевой выходы второго триггера соединены с первыми входами четвертого и пятого элементов И, вторые входы которых соединены с инверсным выходом восьмого одноразрядного регистра, выходы второго и четвертого элементов И, а также инверсные выходы третьего и пятого одноразрядных регистров соединены с вторым входом первого элемента И, выход третьего элемента И соединен с прямым выходом девятого одноразрядного регистра и подключен к входу разрешения третьего одноразрядного регистра, выход пятого элемента И соединен с инверсным выходом девятого одноразрядного регистра и подключен к входу разрешения пятого одноразрядного регистра, третий вход блока коммутации подключен к входу устройства для подключения выхода окончания обмена внешней памяти.

1304030 мяч

Фиец

gee,f

0m Иеанесо йояпителя

Ф

Составитель С.Бурухин

Редактор Е.Копча Техред.Н.Глущенко Корректор МД1аРоши

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 2310 Производственно-полиграфическое предприятие, г.ужгород, ул,Проектная,4