Двухвходовое устройство приоритета

 

Изобретение относится к вычислительной технике. Цель изобретенияповышение надежности устройства. Для достижения цели в него введены три элемента ИЛИ, элемент И и элемент задержки , соединенные с остальными узламиустройства в соответствии с решаемой задачей. Устройство может быть использовано для управления доступом к полю общей памяти двух процессоров вычислительной системы, при этом устройство может предотвращать вероятность ложного срабатьшания. 1 Ш1 . (Л С

СОЮЗ СОВЕТСКИХ

СО1.1ИАЛИСТИЧЕСНИХ

РЕСПУВЛИН.rso4 С 06 Р 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,"

H Ae O Womr Cm axm C ev

Ф (21) 3784201/24-24 (22) 25.08.84 (46) 23,04.86.Бюл. 9 15 (71) Ленинградский ордена Ленина педагогический институт им.М.И.Калинина (72) . А.К.Березкин (53) 681.325 (088.8) (56) Авторское свидетельство СССР

И 897296, кл. G 06 F 9/46, 1978.

Авторское свидетельство СССР

М 1059574, кл. G 06 F 9/46, 1982.,.SU„„1226460 А

С

--- - ":, )., I

4..

r (54) ДВУХВХОДОВОЕ УСТРОЙСТВО ?фИОРИТЕТА (57) Изобретение относится к вычислительной технике. Цель изобретения— повышение надежности устройства. Для достижения цели в него введены три элемента ИЛИ, элемент И и элемент за держки, соединенные с остальными узлами устройства в соответствии с решаемой задачей. Устройство может быть использовано дпя управления доступом к полю общей памяти двух процессоров вычислительной системы, при этом устройство может предотвращать вероятность ложного срабатывания, 1 ил.!

22

Изобретение относится к области вычислительной техники и используется для управления доступом к полю общей памяти двух процессоров вычис лительной системы.

Цель изобретения — повышение надежности устройства за счет предотвращения вероятности ложного сраба- тывания.

На чертеже представлена функциональная схема устройства.

Устройство содержит элементы И и 2, элемент ИЛИ 3, элемент НЕ 4, элемент ИЛИ 5, элемент 6 задержки, элемент ИЛИ 7, элемент НЕ 8> запросные входы 9 и 10 устройства, выходы 11 и 12 устройства.

Устройство работает следующим оСразом, На входы 9 и 10 устройства поступают сигналы запроса процессоров на обращение к общему ресурсу.

При разнесенном во времени поступлении запросных сигналов (интервал между запросными сигналами превышает время срабатывания элементов устройсТВа) сигнал запроса, пришедший первым, проходит на соответствующий выход устройства, блокируя при этом прохождение второго, Так, если запросный сигнал на входе 9 возник первым, он откроет элемент И 2, который через элемент ИЛИ 3 пройдет на выход 11, Одновременно сигнал с уровнем логической "1н с выхода ИЛИ 3 поступит на вход ИЛИ 7, предотвращая появление сигнала с уровнем логической "1" на выходе 12. При появлении первым запросного сигнала на входе 10 элемент ИЛИ 5 закроется и запретит работу И 2, блокируя прохождение на выход запросного сигнала по входу 9, В случае, когда разность между .моментами возникновения запросных сигналов на входах 9 и 10 не превышает времени срабатывания элементов устройства, возможно одновременное появление сигналов с уровнем логической 1 на выходах элементов

ИЛИ 5 и 3. Это происходит, когда одновременно с поступлением запроса на вход элемента.И 2 элемент hE 4

2 снимает сигнал логической "1" с входа элемента ИЛИ 5, В этом случае элемент И 2 срабатывает и открывает элемент ЕЛИ 3. Последний открывает

5 элемент И !, поддерживая свой выход в состоянии "1" и одновременно поступает на входы элементов ИЛИ 7 и 5, удерживая выход 12 в состоянии логического "O . Задержка, создаваемая элементом 6, обеспечивает блокировку прохождения запросного сигнала по входу 10 на выход !2 устройства на время переходного процесса в элементах И 2, ИЛИ 3 и И 1 ° В результате при одновременном поступлении запросных сигналов по входам 9 и 10 исключается прохождение сигналов на оба выхода устройства, а приоритет имеет запрос, поступивший по входу 9.

Формул а изобретения

Двухвходовое устройство приоритета, содержащее два элемента НЕ и эле2 мент И, первый вход которого является первым запросным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет исключения веро-.

3О ятности ложного срабатывания, в него введены три элемента ИЛИ, второй элемент И и элемент задержки, причем второй запросный вход устройства соединен с входом первого элемента

НЕ, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ, с выходом третьего элемента ИЛИ, с первым входом устройства и с вторым входом первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого соединен с первым входом первого элемента И, а второй подключен к выходу первого элемента. ИЛИ и к входу элемента задержки, выход которого соединен с вторым входом .второго элемента ИЛИ, выход которого через второй элемент

ПЕ соединен с вторым входом устройства °

1226460

Составитель В.Микуцкий

Техред В ° Кадар

Корректор И.Эрдейи

Редактор Т.Кугрьппева

Заказ 2135/49 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, r.Óæãîðîä, ул.Проектная, 4