Устройство для алгебраического сложения

 

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах электронных цифровых вычислительных i машин и в цифровых измерительных при борах. Цель изобретения - упрощение устройства. Устройство рля алгебраического сложения содержит сумматор 1, два блока 3 и 5 инвертирования, два элемента И 7 и 8, три элемента ИСК- ТЮЧАЮЩЕЕ ИЛИ 10-12, элемент НЕ 13. Преимущества устройства заключаются II более простом его построении и более простой схеме управления устройства . 2 ил. (Л В - 10 тг W Фиг.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51)4 G06 F 7 50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3971347/24-24 (22) 29. 10. 85 (46) 15. 03. 87. Бюл. У 10

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (72) В.Г.Гладилович, В.И.Лавринович, А.П.Рыжков и В.И.Тютченко (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

В 842798, кл. G 06 Г 7/50, 1978.

Авторское свидетельство СССР

В 913368, кл. С 06 F 7/50, 1980. (54) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО, СЛОЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин и в цифровых измерительных при борах. Цель изобретения — упрощение устройства. Устройство для алгебраического сложения содержит сумматор 1, два блока 3 и 5 инвертирования, два элемента И 7 и 8, три элемента ИСКПЮЧАИЩЕЕ ИЛИ 10-12, элемент НЕ 13.

Преимущества устройства заключаются н более простом его построении и бо лее простой схеме управления устройства. 2 ил.!

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах электронных цифровых вычислительных машин и в цифровых измерительных 5 приборах,.

Цель изобретения — упрощение устройства.

На Фиг. 1 приведена структурная схема устройства для алгебраического сложения, на фиг. 2 — функциональная схема блока инвертирования.

Устройство для алгебраического сложения содержит сумматор 1, входную 15 шину 2 первого операнда, входной блок 3 инвертирования, входную шину

4 второго операнда, выходной блок 5 инвертирования, выход 6 результата устройства, первый и второй элементы

И 7 и 8, выход 9 признака переполнения, первый, второй и третий элементы ИСКЛЮЧАЮИ1ЕЕ ИЛИ 10-12, элемент

HE 13, вину 14 знакового разряда первого операнда, шину 15 знакового 25 разряда второго операнда н выход 16 знака результата устройства. Блок инвертирования может быть выполнен иа микросхеме, например, 564ЛП2.

Устройство дия алгебраического 3О сложейия работает следующим образом.

Код первого операнда А по шине 2 поступает на первый вход сумматора 1, Код второго операнда В поступает по шине 4 на информационный вход вход- 35 ного блока 3 инвертирования. Знаковые разряды Зн. А и Зи. В операндов по шинам 14 и 15 соответственно поступают на входы элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 11, на выходе которого формирует- 0 ся сигнал управления входным блоком . 3 инвер гирования в зависимости от состояния знаковых разрядов Зн. А и

Зн. В операндов.

При одинаковых знаках Зн. А и Зн.

В на входах элемента ИСКЛЮЧАЯЦЕЕ ИЛИ

11 одновременно присутствуют или два логических "0 (что соответствует положительным знакам), ипи две логические "1" (что соответствует отрицательным знакам). В этом случае на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 присутствует логический "0", который поступает на управляющий вход входного блока 3 инвертирования. При этом код второго операнда В не инвертируется. Кроме того, логический "0" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

11 поступает на первый вход элемента

35 2

ИСКЛЮЧАКЩЕЕ ИЛИ 10 и второй вход элемента И 8, на выходе которого.формируется логический "0 1. С выхода элемента И 8 логический "0" поступает на вход переноса сумматора 1, на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12. Присутствие логического

"0" не только на первом, но и на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

10 вызывает появление логического

"0" на выходе этого элемента ° При поступлении логического "0" на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

12 потенциал на выходе 16 знака Зн.

С результата устройства повторяет потенциал на шине 15 знакового разряда Зн. В второго операнда.

Логический "0" с выхода элемента

ИСКЛЮЧАЮЩЕЕ KIN 11 поступает на вход элемента НЕ 13, на выходе которого формируется логическая "1", которая поступает на второй вход элемента

И 7 и разрешает прохождение сигнала с выхода переноса сумматора 1 на выход 9 признака переполнения устройства.

В этом случае выход 9 переполнения может быть использован для отображения п+1 разряда при суммировании и-разрядных двоичных чисел, что исключает выдачу неправильного результата при сложении, позволяет сократить объем сумматора на один разряд при обеспечении той же прочности.

Таким образом, прн совпадении знаков слагаемых код результата С представляет собой сумму прямых кодов операндов А и В. Потенциал на выходе

i6 Зн. С повторяет потенциал на шине знакового разряда Зн. В второго опе- ранда.

При Зн. А == Зн. В (+А) + (+В) = +(А+В) (-А) + (-В) = — (А+В)

При разных знаках операндов А н В на выходах элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 11 присутствуют противоположные потенциалы, что вызывает появление на его выходе логической "1", которая поступает на управляющий вход входного блока 3 инвертирования. В этом случае на второй вход сумматора 1 поступает проинвертированный код операнда В.

Если А В, то на выходе переноса сумматора 1 формируется сигнал в виде логической "1". Этот сигнал пос1297035

С при Зн. В (+А) + (+В) (+A) + (-В) (-В) + (+В) (-А) + (-В) Операнды

- +А, +В, +А, -В

-А, +В

-А, -В тупает на первые входы элементов И

7 и 8. Однако логический "0", который получается в результате преобразования элементом НЕ 13 логической "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

11, запрещает прохождение сигнала на выход 9 признака переполнения устройства. В то же время на второй вход элемента И 8 с выхода элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает логичес- 10 кая "1", которая разрешает прохождение логической "1" с первого входа элемента И 8 на его выход и далее на вход переноса сумматора 1. Таким образом, на первый вход сумматора 1 поступает прямой код операнда А, на второй вход — инверсный код операнда В, а на вход переноса — логическая "!". На выходе сумматора 1 получается разность операндов в 20 прямом коде.

Знак результата устройства определяется состоянием сигналов на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, На первый вход этого элемента .с выхода элемента И 8 поступает логическая

"1", которая вызывает инверсию сигнала с шины 15 знакового разряда

Зн. В на выходе 16 знака Зн. С результата устройства. Присутствие двух логических "1" (с выхода элемента И 8 и с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11) на входах элемента

ИСКЛЮЧАКЗЦЕЕ ИЛИ 10 вызывает появление на его выходе логического "О", 35 котбрый поступает на управляющий вход выходного блока 5 инвертирования. В этом случае прямой код разности операндов А и В поступает с выхода сумматора 1 на выход 6 реэуль- 40 тата устройства.

Формула изобретения

Устройство для алгебраического сложения, содержащее сумматор, элемент НЕ, два элемента И, первый эле мент ИСКЛЮЧАКМЦЕЕ ИЛИ, причем первый информационный вход сумматора сое4

При А - В и Зн. А Ф Зн. В (-А) + (+В) = -(А-В) (+А)+(-В) = +(А-В)

Если А В, то на выходе переноса сумматора 1 присутствует логический

"О". На выходе сумматора 1 появляется инверсный код разности операндов.

Логический "0" с выхода переноса сумматора 1 поступает на второй вход элемента И 8 и на его выходе формируется логический "0", который поступает на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и 12. При наличии логического "0" на втбром входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 íà его выходе формируется логическая "1", которая поступает на управляющий вход выходного блока 5 инвертирования. При этом инверсный код разности операндов йнвертируется выходным блоком 5 инвертирования и на выходе 6 результата устройства появляется прямой код .разности операндов.

Присутствие логического "0" на втором выходе элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 12 вызывает повторение потенциала с шины 15 знакового разряда Зн. В на выходе 16 знака результата Зн. С устройства.

При А с В и Зн. А Ф Зн. В (-А) + (+В) = +(А-В) +(В-А) (+А) + (-В) — (А-В) -(В-А) Устройство для алгебраического сложения выполняет сложение чисел с различными знаками. При подаче инверсного значения знакового разряда Зн. В второго операнда, это устройство может вычитать числа с различными знаками, что легко подтверждается следующими преобразованиями„.

С при Зн. В (+А).+(+В) = (+А)-(+В) (+А)+(+В) = (+А) †(-В) (-А)+(-В) = (-А) †(+В) (-А)+(+В) = (-А) †(-В) динен с входом первого операнда устройства, первый и второй входы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соеди нены соответственно с входами знаков первого и второго операндов устройства, выход. первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом элемен) с

Ю 1

04

:ъ

44

0%

8 дылпд

Составитель И.Есенина

Техред N.Õoäàíè÷ Корректор М.Демчик

Редактор И.Касарда

Заказ 781/51 Тираж 673

BI .HHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная, 4 та НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И, о т л и ч аю щ е е с я тем, что, с целью упрощения устройства, оно содержит первый и второй блоки инвертирования, второй и третий элементы ИСКЛЮЧАЮЩЕЕ

HJIH, причем вход второго операнда устройства соединен с информационным входом первого блока инвертирования, выход которого соединен с вторым информационным входом сумматора, выход переноса которого соединен с вторым входом первого элемента И, выход которого соединен с выходом переполнения устройства, вход разрешения инвертирования первого блока инвертирования соединен с выходом первого

97035 6 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым входом второго элемента И и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом второго элемента

И и входом переноса сумматора, выход суммы которого соединен с информационным входом второго блока инвертиро10 вания, выход которого соединен с выходом результата устройства, а его вход разрешения инвертирования соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход знака второго операнда устройства соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, выход которого соединен с выходом знака результата устрой— ства.