Устройство для измерения частоты

 

Изобретение относится к импульсной технике. Может использоваться в системах автоматического управления. Цель изобретения - повышение быстродействия и точности. Устройство содержит триггеры 1-3, элементы И 4, 5, :дешифратор 6. Дпя достижения поставленной цели в устройство введены элемент И-НЕ 7, асинхронный делитель 8 частоты, интегрирующая цепочка 10, мультиплексор 9, блок 16 формирования четырех импульсных последовательностей опорных частот, образованы новые функциональные связи. В устройстве по сравнению с обычной схемой вычитателя частот получено умножение частоты выходных импульсов в 4 раза, т.е. на значение количества опорных частот fgj -f . Применение мультиплексора с большим числом информационных и управляющих входов позволит реализовать коэффициент умножения большей величины. 4 ил. to QD 1ЧЭ Од N9

„„Я(,1 „„1292162

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (дD 4 Н 03 D 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ф{ { {}ф :ъ и ф я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3909569/24-21 (22) 11,06,85 (46) 23.02.87. Бюл. Ф 7 (72) Г,П. Иванова и В,В. Иванов (53) 621, 317(088. 8) (56) Авторское свидетельство СССР

У 1083335, кл. H 03 D 13/00, 1984, (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ (57) Изобретение относится к импульсной технике. Может использоваться в системах автоматического управления.

Цель изобретения — повышение быстродействия и точности. Устройство содержит триггеры 1-3, элементы И 4, 5, дешифратор 6. Для достижения поставленной цели в устройство введены элемент И-НЕ 7, асинхронный делитель 8 частоты, интегрирующая цепочка 10, мультиплексор 9, блок 16 формирования четырех импульсных последовательностей опорных частот, образованы новые функциональные связи. В устройстве по сравнению с обычной схемой вычитателя частот получено умножение частоты выходных импульсов в 4 раза, т.е. на значение количества опорных частот f -f . Применение мультио1 о плексора с большим числом информационных и управляющих входов позволит реализовать коэффициент умножения большей величины. 4 ил.

1292162

Изобретение относится к импульсной технике и может йсПользоваться в системах автоматического управления, например, скоростью двигателя, Цель изобретения — повышение быстродействия и точности, На фиг, 1 приведена структурная схема устройства; на фиг. 2-4 — временные диаграммы, поясняющие его ра" боту, f0

Устройство содержит первый, второй и третий триггеры 1-3, первый и второй элементы И 4 и 5, дешифратор 6, элемент И-НЕ 7, асинхронный делитель

8 частоты, мультиплексор 9, интегрирующую цепочку 10, первую входную шину 11, выходные шины 12-15 блока 16 формирования четырех импульсных последовательностей опорных частот, вторую входную шину 17, выходную шину 18.20

Выходы триггеров 1-3 подключены к соответствующим входам дешифратора 6, первый и второй выходы которого соединены соответственно с первым и вторым входами элементов И 4 и 5.

Третий выход дешифратора 6 соединен с третьим входом элемента И 5 и

R-входом триггера 3. Четвертый выход дешифратора 6 соединен с третьим входом элемента И 4 и S-входом тригге- 30 ра 3.

Выходы элементов И 4 и 5 подключены соответственно к R-входам триггеров 1 и 2, Счетный вход и выход триггера 2 соединены с разными входа- 35 ми элемента И-НЕ 7, выход которого подключен к входу асинхронного делителя 8 частоты на двух триггерах, Два выхода асинхронного делителя

8 частоты соединены с входами управ- 40 .ления мультиплексором 9, выход кото" рого через интегрирующую цепочку 10 соединен со счетным входом триггера 1.

Счетный вход триггера 2 подключен 45 к входной шине ll информационные входы Dl-D4 мультиплексора 9 соединены соответственно с выходными шинами

l2-15 блока 16 формирования четырех импульсных последовательностей, вход 50 которого соединен с второй входной шиной 17, а выход элемента И-НЕ 7 подключен к выходной шине 18.

На I-входы триггеров 1 и 2 подается логическая "1", а на их К-входы 55 подается логический "0".

В предлагаемом устройстве в качестве источника опорной частоты используется не один, а несколько сигналов, сдвинутых на фиксированный угол относительно друг друга. Такие сигналы легко получить, используя, например, кольцевые делители частоты.

В этом случае исходная эталонная частота, подаваемая на кольцевой делитель частоты, должна быть выше опорной частоты f в М число раз, о где M — коэффициент деления делителя частоты (фиг. 2).

B качестве источника опорной частоты используется К источников напряжения, сдвинутых один относительно другого на интервал времени

C =T /К, при К=4 r: Т,/4.

Один из источников подключен к входу вычитателя частоты, схема которого близка схеме известного устройства, и по мере появления импульсов f щ источники переключаются в последовательности

Пусть в начальном состоянии к входу f, подключен источник f, При совпадении импульсов f u f (имОЭ ч пульсы 1 и 2) на выходе схемы формируется импульс Е,„, которым отключается источник f„ и подключается источник f,,к входу f, При очередном совпадении импульсов f u f (импульсы 9 и 10) на выходе схемы формируется импульс, которым отключается источник f, и подключается источник f, . При очередном совпадении импульсов (импульсы 17 и 18) на выходе схемы формируется импульс, которым отключается источник f, и подключается источник f, и т.д.

Между периодами трех частот при

Т,> T Т »Т выполняются соотношения т=т и+(т.-т /к); (1) т=т (и+1), (2) где П вЂ” число периодов импульсов частоты f между двумя импульсами частоfest

Из выражений (1) и (2) следует т т, и+т (к-1)/к; т=т„.п+т„; п=(т-т„)/т„; т=т (т-т )/т +т (к-1)/ê; т=т„/т,.) т-т. +т. (к-1)/к, т(т,/т„-1)=т./к; т = о и вы 1/т т т =к(Й -Й. ) (3)

0 Са

Из выражения (3) следует, что коэффициент. умножения частоты равен числу последовательно переключаемых опорных частот.

1292162

Устройство работает следующим образом.

При f.> f., f =Г на выходной шине

f не формируются импульсы, при бм,к этом асинхронный делитель частоты не меняет своих состояний. На выходе мультиплексора при этом подключен один иэ четырех сигналов f, -f

Рассмотрим работу устройства (фиг. 1 и 3) при f >f

Пусть в первоначальном состоянии

1 1=0, Q2=1, QÇ=O, Ц = =l. При этом на выход Q проходит сигнал

R (f ).

С приходом первого импульса Q триггер 1 опрокидывается в состояние QI=I, по входам дешифратора

ХI=I X2=0, ХЗ=I, по выходу У2=0, И4=И5=0, триггеры 1 и 2 опрокидываются в состояние QI=Î, Q2†=, По входам дешифратора X1=0, Х2=0, ХЗ=О, по выходам У1-У4=1.

С приходом второго импульса f триггер 2 опрокидывается в состояние .Q2=1 по входам дешифратора ХI=О, Х2=0, X3=1, по выходам YI-У4=1, С приходом одновременно третьего импульса f д и четвертого импульса

f„ B устройстве пронсходят сложные процессы (фиг. 4). 30

Так как мультиплексор инвертирует фронты импульсов, то одновременный приход импульсов означает совпадение положительного фронта импульса f, и отрицательного фронта импульса f„ 35 как показано на эпюрах фиг, 4. Положительный фронт импульса f начинается ранее действия, импульса f, . Положительный фронт импульса f одновременно подается на вход элемента 40

И-НЕ 7, на выходе которого формируется отрицательный рабочий фронт, который поступает на вход асинхронного делителя частоты, триггеры которого перебрасываются в состояние Я„ =Я„ 0.45

При этом вход и отключается от выхода мультиплексора, к которому подключается инвертированный сигнал

f« . Сигнал Е, к моменту прихода положительного фронта импульса f 50 имеет потенциал "0 "i (на выходе Q 1), и подключаемый сигнал f,„èìååò йотенциал "Îii. На выходе Q после пеи реключения режима работы мультиплексора сохраняется сигнал с потенциа- 55 лом "1". Интегрирующая цепочка 10 включена для устранения ложных импульсов по выходу мультиплексора при его переключениях, Так как длительность переходных процессов мультиплексора измеряется в величинах порядка Т =50-100 нс, а длительность входных импульсов Й Й по рядка 1-2 мкс, то для устойчивой работы устройства должно сохраниться неравенство

tî 8» " а. л. КС (4) которое нетрудно осуществить при больших границах между и

Таким образом. при одновременном приходе импульсов f u f импульс

f не поступает на выход Q триггер м

2 остается в состоянии Q2=1, на выходе f „„формируется выходной импульс, триггеры асинхронного делителя частоты переключаются в состояние Q

Ai

=Q =О, на выход мультиплексора подключается инвертированный сигнал f„С приходом 5-го импульса f, триггер 1 опрокидывается в состояние

Ql =1, по входам дешифратора XI =I

Х2=0, XÇ=I, по выходу У2=0, И4=И5=0, триггеры 1 и 2 переключаются в состояние Я1=Я2=0, по входам дешифратора XI-ХЗ=О, по выходам УI-У4=1.

С приходом 6-го импульса f триггер 2 опрокинется в состояние Q2=1, состояния остальных элементов схемы не изменятся.

С приходом 7-го импульса Е„ триггер 1 опрокинется в состояние Ql--l, по входам дешифратора Хl=l, X2=0, ХЗ=I, по выходу У2=0, И4=И5=0, триггеры 1 и 2 опрокинутся в состояние

QI=Q2 0, по входам дешифратора XI-ХЗ=О, по выходам УI-У4=1.

С приходом 8-го импульса f триггер 2 опрокинется в состояние Q2=1 состояния остальных элементов схемы не изменятся.

С приходом 9-го импульса f« триг" гер 1 опрокинется в состояние Ql=l, по входам дешифратора Xl ), X2=0, X3=1, по выходу У2=0, И4=И5=0, триггеры 1 и 2 опрокинутся в состояние

Ц1=Я2=0, по входам дешифратора Xl-ХЗ=О, по выходам УI-У4=1.

С приходом 10-ro импульса f i T HÃгер 2 опрокинется в состояние Q21, состояния остальных элементов схемы не изменятся.

При одновременном приходе 11-го импульса f., и 12-ro импульса f„, как и в случае одновременного прихода 3 и 4-го импульсов, импульс

f, не поступает на выход Q триггер 2 остается в состоянии Q2=1, на выходе Й формируется выходной

1292162 6

55 импульс, трйггеры ассинхронного делителя опрокидываются в состояния

=1, Я =О, На выход мультиплексоА1 ра подключается инвертированный сигнал f.

С приходом 13-ro импульса f триггер 1 опрокинется в состояние

Ql=l по входам дешифратора Xl=l

Х2=0, XÇ=I, по выходу У2=0, И4=И5=0, триггер. 1 и 2 опрокинутся в состояние QI=Q2=0, по входам дешифратора

ХI-ХЗ=О, по выходам Уl-У4=1 °

С приходом 14-го импульса f . триггер 2 опрокинется в состояние

Q2=1 состояния остальных элементов схемы не изменятся, С приходом 15-го импульса f., триггер 1 опрокинется в состояние

Ql=l, по входам дешифратора Хl=l, X2=0, X3=1, по выходу У2=0, И4=И5=0, триггеры 1 и 2 опрокинутся в состояние Q1=Q2 0, по входам дешифратора XI-ХЗ=О, по выходам Уl-У4=1.

С приходом Iб-го импульса f триггер 2 опрокинется в состояние

Q2=1 состояния остальных элементов схемы не изменятся.

С приходом 17-го импульса f., QI—

-ЯЗ =О.

С приходом 18-ro импульса f триггер 2 опрокинется в состояние Q2=1, состояния остальных элементов схемы не изменятся, При одновременном приходе 19-r o импульса f, и 20-ro импульса й„ импульс f, не поступает на выход 0 триггер 2 остается в состоянии Q2=1 на выходе f ôoðìèðóåòñÿ выходной импульс, трйггеры асинхронного делителя опрокидываются в состояния (=О (=1 На выход мультиплексо ра постуйает инвертированный сигнал f, С приходом 21-ro импульса f, Ql—

-ч3=0.

С приходом 22-ro импульса f„ триггер 2 опрокинется в состояние

Q2=I3 состояния остальных элементов схемы не изменятся, С приходом 23-го импульса f, Ql-ОЗ=О.

С приходом 24-ro импульса f триггер 2 опрокинется в состояние Q2=1, состояния остальных элементов схемы не изменятся.

С приходом 25-го импульса f Ql"ЯЗ=О, С приходом 2б"го импульса f„ триггер 2 опрокинется в состояние

Q2=1 состояния остальных элементов схемы не изменятся.

При одновременном приходе 27-го импульса f H 28-ro импульсà f„ импульс Г не поступает на выход Q триггер 2 остается в состоянии Q2=1 на выходе f»,„ формируется выходной импульс, триггера асинхронного делителя опрокидываются в состояния

=I, На выход мультиплексора

41 2 поступает инвертированный сигнал f

В. устройстве по сравнению с обычной схемой вычитателя частот получено умножение частоты выходных импульсов в 4 раза, т.е ° на значение количества опорных частот f f

Применение мультиплексора с большим числом информационных и управляющих входов позволит реализовать коэффициент умножения большей величины, Коэффициент умножения, необходимый для каждого устройства, обычно определяется конкретными требования— ми к устройству для измерения частоты, диапазону измерения исследуемой частоты, определяемому выражением f=fÄÄ -Е „,„ . Чем меньше отношение f/f., тем большим будет эффект от применения устройства с большим коэффициентом умножения °

Формул а и з о б р е т е ни я

Устройство для измерения частоты, содержащее первый, Второй и третий триггеры, первый и второй элементы И и дешифратор,, входы которого соединены соответственно с выходами триггеров, при этом первый выход дешифратора соединен с первыми входами элементов И, второй выход — с вторыми входами элементов И, третий выход— с третьим входом второго элемента И и R-входом третьего триггера, а четвертый выход — с S-входом третьего триггера и третьим входом первого элемента И, выход которого соединен с R-входом первоro триггера, выход второго элемента И соединен с R-входом второго триггера, С-вход которого является первым входом устройства, на I-входы первого и второго триггеров поданы потенциалы логической единицы, на К-входы этих триггеров— логического нуля, о т л и ч а ю— щ е е с я тем, что, с целью повьппения быстродействия и точности, в него введены элемент И-НЕ, асинхронный

1292

162 с выходом второго триггера, а выход элемента И-HF. соединен с входом асинхронного делителя частоты, первый и второй выход которого соединены соответственно с первым и вторым входами управления мультиплексора, выход которого через интегрирующую цепочку соединен с С-входом первого триггера, при этом выходом устройства является выход элемента И— — НЕ.

У 8 ,/Ъ 8! Э 7 9 !! а fS l7 Е8 2! 73 2 17 Р9 3! )37 у к ю гг э у у гп гг я гр гю зп л ж

17 У !!

2! Z3 25 У7 то !ч

Фие.3

7 . делитель частоты, интегрирующая цепочка, блок формирования последовательностей опорных частот и мультиплексор, информационные входы которого соединены с соответствующими выходами блока формирования последовательностей опорных частот, вход которого является вторым входом устройства, первый вход которого соединен с первым входом элемента 10

И-НЕ, второй вход которого соединен !

jm

Уа ! 3

Уоэ у г е ю

А

4 ж

Oz

В и и

Уз

М!

Иу

0$

g- ff7

4?л!

Юм

1

73 ЮУ

М

t

t

t.

1292) 62

Фиг.4

Составитель Н. Федоров

Техред В.Кадар Корректор Е, Сирохман

Редактор С, Пекарь

Заказ 285/57. Тирам 902

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприят ие, г. жгород, ул, Проектная, 4