Фазовый компаратор

 

Изобретение относится к радиотехнике . Повышается быстродействие при одновременном упрощении устр-ва. Оно содержит формирователь входных сигналов (ФВС) 1, состоящий из двух компараторов 5 и 6 напряжения , два D-триггера 2 и 3 и триггер 4. Входное напряжение с фазовой манипуляцией преобразуется в ФВС 1 в две последовательности импульсов, причем на выходах ФВС 1 образуются импульсы, соотв-щие положит, и отрицат. полуволнам и четвертьволнам входным напряжений. Эти импульсы переключают D-триггеры 2 и 3 и триггер 4 из одного логического состояния в другое. При переключении D-триггера 3 в единичное состояние триггер 4 устанавливается в «О к на его выходе образуется импульс с длительностью, определяемой длительностью посылки. Цель достигается введением D-триггера 3. 1 3. п.ф-лы, 3 ил. (Л 1C СП Од Од 00 Фиг. 1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOhhV СВИДЕТЕЛЬСТВУ иг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3759701/24-09 (22) 25.06.84 (46) 07.09.86. Бюл. № 33 (72) И. В. Колосов и А. В. Колосов (53) 621.317.77 (088.8) (56) Авторское свидетельство СССР № 1146788, кл. Н 03 D 13/00, 10.03.83.

Авторское свидетельство СССР

¹ 949537, кл. Н 03 D 13/00, 1983. (54) ФАЗОВЫЙ КОМПАРАТОР (57) Изобретение относится к радиотехнике. Повышается быстродействие при одновременном упрощении устр-ва. Оно содержит формирователь входных сигналов (ФВС)

1, состоящий из двух компараторов 5 и 6 на„„SU„„1256138 А1 пряжения, два D-триггера 2 и 3 и триггер 4.

Входное напряжение с фазовой манипуляцией преобразуется в ФВС 1 в две последовательности импульсов, причем на выходах

ФВС 1 образуются импульсы, соотв-щие положит. и отрицат. полуволнам и четвертьволнам входным напряжений. Эти импульсы переключают D-триггеры 2 и 3 и триггер 4 из одного логического состояния в другое.

При переключении D-триггера 3 в единичное состояние триггер 4 устанавливается в

«О» и на его выходе образуется импульс с длительностью, определяемой длительностью посылки. Цель достигается введением D-триггера 3. 1 з. п.ф-лы, 3 ил.

12561

25 выполненный в виде D-триггера 2, дополнительный D-триггер 3, и второй триггер 4.

Формирователь 1 входных сигналов содержит первый и второй компараторы 5 и 6 напряжения., Фазовый компаратор работает следую- 15 щим образом.

На вход фазового компаратора поступает входное напряжение, например, с (Π— sr)(Π— л/2) фазовой манипуляцией (фиг. 2а, 3a), которое преобразуется формирователем

1 входных сигналов в последовательности импульсов, причем на первом выходе формирователя 1 образуются импульсы, соответствующие положительным полу- и четвертьволнам входных напряжений (фиг. 26, 36), 1

Изобретение относится к радиотехнике и может использоваться в информационноизмерительных устройствах.

Цель изобретения — повышение быстродействия при одновременном упрощении.

На фиг. 1 приведена структурная электрическая схема предлагаемого фазового компаратора; на фиг. 2 и 3 — временные диаграммы, поясняющие его работу.

Фазовый компаратор содержит формирователь 1 входных сигналов, первый триггер, а на втором выходе — импульсы, соответствующие отрицательным полу- и четвертьволнам входных напряжений (фиг. 2в, Зв).

Импульсы на выходе формирователя 1 для положительных и отрицательных полу- и четвертьволнам могут быть организованы, например, путем подачи входного напряжения на два компаратора 5 и 6 напряжения и сравнения его с некоторыми пороговыми напряжениями — U и +U.

Например, в исходном состоянии все триггеры находятся в состоянии логического нуля. Тогда первый импульс с второго выхода формирователя 1 (фиг. 2в, 3e) переключит D-триггер 3 в состоянии логической единицы (фиг. 2д, Зд), в котором он будет удерживаться до прихода импульса с первого выхода формирователя 1 (фиг. 26, Зб), который установит D-триггер 3 в исходное нулевое состояние, при этом переключения

D-триггера 2 в единичное состояние не происходит, поскольку на его D-входе до прихода первого импульса с первого выхода формирователя 1 присутствовал логический ноль с инверсного выхода D-триггера 3. К моменту прихода второго импульса с выхода формирователя 1 D-триггеры 2 и 3 находятся в состоянии логического нуля, поэтому произойдет переключение D-триггера 2 в состояние логической единицы (фиг. 2г, Зг) и одновременно триггер 4 по S-входу также переключится в состояние логической еди30

38 ницы (фиг. 2е, 3e). Второй импульс со второго выхода формирователя 1 установит по Rвходу D-триггер 2 в исходное нулевое состояние. Третий импульс с первого выхода формирователя 1 переключит D-триггер 2 в состояние логической единицы, а состояние триггера 4 останется прежним. Далее третий импульс с второго выхода формирователя

1 установит D-триггер 2 в исходное нулевое состояние, а четвертый импульс с второго выхода формирователя 1 переключит D-триггер 3 в единичное состояние, при этом триггер 4 установится в «О» и на его выходе образуется импульс с длительностью, определяемой длительностью посылки (фиг. 2е, 3e).

Формула изобретения

1. Фазовый компаратор, содержащий формирователь входных сигналов, вход которого является входом фазового компаратора, первый и второй триггеры, причем первый выход формирователя входных сигналов соединен с первым входом первого триггера, отличающийся тем, что, с целью повышения быстродействия при одновременном упрощении компаратора, в него введен дополнительный D-триггер, прямой выход которого соединен с R-входом второго триггера, а первый триггер выполнен íà D-триггере, первый вход которого является входом синхронизации, инверсный выход D-триггера соединен с D-входом дополнительного D-триггера, а инверсный выход дополнительного

D-триггера соединен с D-входом D-триггера, прямой выход которого соединен с S-входом второго триггера, выход которого является выходом фазового компаратора, второй выход формирователя входных сигналов соединен с входом синхронизации дополнительного D-триггера, R-входом Dтриггера, вход синхронизации которого соединен с R-входом дополнительного D-триггера.

2. Компаратор по и. 1, отличающийся тем, что формирователь входных сигналов содержит первый и второй компараторы напряжения, выходы которых являются выходами формирователя входных сигналов, при этом неинвертирующий вход первого компаратора напряжения соединен с инвертирующим входом второго компаратора напряжения и является выходом формирователя входных сигналов, а инвертирующий вход первого и неинвертирующий вход второго компараторов напряжения соединены соответственно с источниками положительного и отрицательного опорного напряжения.

1256138

1256138

Составитель И. Грабилин

Редактор С. Пекарь Техред И. Верес Корректор И. Муска

Заказ 4833(54 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий! l 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 филиал ППП «Патент», r. Ужгород, ул. Проектная, 4