Псевдостохастический анализатор спектра

 

Изобретение относится к вычислительной технике и предназначено для спектрального анализа сигналов в реальном масштабе времени. Цель изобретения - упрощение устройства. Поставленная цель достигается за счет того, что анализатор состоит из преобразователя напряжения в псевдослучайную последовательность импуль сов, двух псевдостохастических умножителей , двух реверсивных счетчиков, трех блоков памяти, трех регистров сдвига, пяти блоков элементов И, семи коммутаторов, элемента ИЛИ, шести элементов И, четырех элементов НЕ, счетчика адреса, с мматора, дешифратора , группы элементов ИЕ, двух блоков сравнения, нуль-органа, циклического регистра сдвига, регистра, генератора тактовых импульсов, триггера , формирователя импульсов. 1 ил. с S 1Чд 00 00 00 ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (!9) (11) (д1) 4 G 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ, !

1 !

4 o Ì

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 l ) 3884328/24-24 (22) 11.04.85 (46) 23.12.86. Бюл. У 47 (71) Специальное проектно-конструкторское и технологическое бюро по погружному электрооборудованию для бурения скважин и добычи нефти Все- союзного научно-производственного объединения "Потенциал" (72) В.М. Ерухимович (53) 681.32 (088.8) (56) Патент Франции 1(2277377, кл. G 06 F 15/332, 1974.

Авторское свидетельство СССР

Ф 759971, кл. G 01 R 23/00, 1980. (54) ПСЕВДОСТОХАСТИЧЕСКИЙ АНАЛИЗАТОР

СПЕКТРА (57) Изобретение относится к вычислительной технике и предназначено для спектрального анализа сигналов в реальном масштабе времени. Цель изобретения — упрощение устройства.

Поставленная цель достигается sa счет того, что анализатор состоит из преобразователя напряжения в псевдослучайную последовательность импульсов, двух псевдостохастических умножителей, двух реверсивных счетчиков. трех блоков памяти, трех регистров сдвига, пяти блоков элементов И, семи коммутаторов, элемента ИЛИ, шести элементов И, четырех элементов НЕ, счетчика адреса, сумматора. дешифратора, группы элементов ПЕ, двух блоков сравнения, нуль-органа, циклического регистра сдвига, регистра, генератора тактовых импульсов, триггера, формирователя импульсов. I ил.

Разрядность и

l2-001 10011

-35

55

I !2

Изобретение относится к вычислительной технике и предназначено для спектрального анализа сигналов в реальном масштабе времени, Целью изобретения является упрощение устройства.

На чертеже представлена блок-схема анализатора спектра.

Анализатор содержит преобразователь 1 напряжения н псевдослучайную последовательность импульсов, включающий цифроаналоговый преобразователь и блок сравнения, генератор

2N гармонических функций 2, псевдостохастические умножители 3 и 4, два реверсивных счетчика 5 и 6, блоки 7 и 8 памяти (компонент спектра).

Генератор 2 содержит блок 9 памяти (значений аргумента), три регистра

10-)2 сдвига, охваченные обратной связью (CPOC), пять блоков элементов

И 13-17, четыре коммутатора 18-21, элемент ИЛИ 22, шесть элементов И

23-28, четыре элемента HE 29-32, счетчик 33 адреса, сумматор 34, дешифратор 35, группу 36 элементов НЕ, коммутаторы 37 и 38, блоки сравнения

39 и 40, нуль-орган 41, циклический регистр 42 сдвига, регистр 43, в устройство входят генератор 44 тактовых импульсов, триггер 45, формирователь 46 импульсов и коммутатор 47.

Взаимная некоррелированность последовательностей.на выходах коммутаторов 18-21 достигается путем установ ки каждого из сдвиговых регистров

10-12 н различные начальные состояния, при которых дальнейшая работа регистра осуществляется со взаимным сдвигом на некоторое число тактов, Требуемые значения сдвигов находятся по следующему правилу. Записываются состояния разрядов, например, сдвигового регистра 10 в первом такте в виде ряда (0 (2) (и 0)

m,,m,, ...,т...m, где m „;Е (О, 1 ;

l,n — число разрядов регистра.

Затем записываются состояния этих же разрядов в последующих тактах в виде соответствующих сумм по модулю дна состояний разрядов в перном такте, т.е. состояние каждого ) -го разряда () =l,n) в -м такте записывается н виде:

78885 2 где, — симнол суммирования по модулю дна.

В том случае, если при Я =К для любого выполняется соотношение

/max !)

2 где П) „ — максимальный номер разряда, используемого в (1) для данного, то К является требуемым значением сдвига между сдвиговыми регистрами 10-12 °

В соответствии с рассмотренным алгоритмом рассчитаны значения сдвигов

К, которые сведены в табл. 1

Т а блица 1

5 6 7, 8 9 сдвиги

К.2К 6,12 8,16 16,32 8,16 11,22

Конкретные значения двоичных кодов начальных состояний регистров

10-12 сдвига получают путем моделирования состояний регистра 10 сдвига н начальном (исходном) К-м и 2К-м так30 тах. Например для 8-разрядных регистрон имеем: регистр сдвига 10-Ill))Ill !

1-olo1olo! (3) Устройство работает следующим образом.

В устройстве реализуется вычисление 2N êîìïîíåêò непрерывного спектра сигнала с.(t ) по формулам Фурье

А„=- ) c(t) 8in(a„t dt, К =1,N (4)

1 ) в,- — Jc(t;)dos t dt, оо где Т вЂ” время анализа сигнала.

После нажатия кнопки "Пуск" включается генератор 44 тактовых импульсов, с помощью формирователя 46 об" разуются сигналы занесения "единицы" на вход первого разряда циклического регистра 42, обнуления счетчика 33 адреса, занесения н сдвиговые регистры 10-12 двоичных кодов согласно (3).

Триггер 45 устанавливается в единичное состояние. Выход триггера 45 соединен с входами обнуления в регистре

43 и ренерсинных счетчиках 5 и 6, в связи с чем они обнулены. Для уста3 1278 новки в блоках 7 и 8 памяти значений

"машинного" нуля (0,100...0) на вход старшего разряда регистров блоков 7 и 8 памяти (компонент спектра) подается "единица" через коммутатор 47, управляемый с выхода триггера 45. Импульсы с выхода генератора 44 начинают поступать на шину сдвига цикли1 ческого регистра 42. С выхода первого разряда этого регистра импульсы 10 поступают на вход счетчика 33 адреса по модулю И. За время прохождения (N-1) импульсов на вход счетчика 33 по сигналам записи с выхода четвертого разряда регистра 42 в блок 9 па- >5 мяти записываются по всем N адресам нулевые состояния с выходов регистра

43, а в блоки 7 и 8 памяти — нулевые состояния с выходов счетчиков 5 и 6, за исключением старшего разряда ре- 20 гистров памяти, в который записывается "единица" (устанавливается "машинный нуль").

С появлением N-ro импульса возни-. кает импульс на выходе цепи обратной связи счетчика 33 по модулю N (при

N 2, где r — разрядность счетчика, возникает импульс переполнения), который устанавливает триггер 45 в

"нулевое" состояние. В регистре 43 и счетчиках 5 и 6 снимается "нулевое" состояние. На вход старшего разряда регистра блоков ? и 8 памяти вновь поступает сигнал с выхода старшего разряда счетчика 5 и 6.. Начинается обработка входных сигналов в соответствии с алгоритмом (4). Рассмотрим образование кодов аргумента Х в блоке 9 памяти.

4О

Изменение адреса в блоке 9 памяти .совпадает по времени со считыванием из блока памяти. Двоичный код счетчика 33 адреса суммируется на сумматоре 34 с двоичным кодом, счи- 45 тываемым из ячейки блока 9 .памяти, адрес которой соответствует двоичному. коду счетчика 33.

По сигналу с второго разряда циклического регистра 42 в регистр 43 0 заносится результат суммирования с выхода сумматора 34..По сигналу записи с четвертого разряда регистра

42 результат суммирования из регистра 43 записывается в блок 9 памяти по тому же адресу. Затем вновь происходит изменение адреса и т.д. Таким образом, за 4 (N-1)-тактов генератора 44 в И ячейках блока 9 па885 мяти образуются первые значения аргументов X для тригонометрических функций при вычислении компонент спектра. Затем счетчик 33 обнуляется, импульс обнуления является импульсом сдвига для сдвиговых регистров 10-12, процесс образования. в блоке 9 памяти следующих значений кодов аргументов Х для всех N гармоник повторяется. С каждым новым шагом, состоящим из 4 (N-1) тактов, меняется состояние сдвиговых регистров 10-12 с обратной связью, в бло,ке 9 памяти происходит рост значе- ний аргументов Х, при этом скорость роста, определяющая частоту гармонической функции Я„, зависит от значения приращения аргумента d Х„, формируемого в К-м такте работы счетчика 33 для К-й гармоники (к=1,N).

Одновременно с образованием в блоке 9 памяти аргументов K„E (0,13 производится их преобразование во взаимно некоррелированные псевдослучайные последовательности (х (ь)1 х„е (0,1 с помощью сдвиговых регистров !0-12 с. обратной связью блоков элементов И 13, 14, 16 и 17 и коммутаторов 18-21

На выходах j-ro (j =1,п, п — разрядность сдвигового регистра элемента И; в каждом из блоков 13-17 образуется конъюнкция из j псевдослучайных последовательностей с выходов разрядов сдвигового регистра, имеющая математическое ожидание, равное 2" (1+2 ).

Преобразование двоичных кодов аргументов Х в псевдослучайные последовательности осуществляется на коммутаторах 18-21 путем коммутации с помощью разрядов регистра 43 соответствующих псевдослучайных последовательностей с выходов элементов

И и их сборки (суммирования). При этом старший и предстарший разряды регистра 43 в преобразовании не участвуют.

Псевдослучайная последовательность,. отображающая коэффициент 0,223, образуется с помощью сдвигового регистра 11, блока элементов И 15 и элемента ИЛИ 22. В каждом тактовом интервале работы СРОС на выходах коммутаторов 18-21 образуются элементы (О или 1) всех N псевдослучайных последовательностей, текущие математические ожидания которых про12788

Т а б л и ц а 2

Выход коммутатора 37

Диапазоны изменения аргументов

Выходы дешифратора (номер квадранта) Выходы дешифратора 35

Выход коммутатора

0 0 1

И

Sin-x и

Cos-x

О,Т

Cos2х

Sin-x

1!

Cos-x

ll

81п2х

0 21

55 порциональны текущим значениям аргументов Х„. Последовательности с выходов коммутаторов 18-2ll поступают соответственно на входы элементов

И 23 и 24, причем на первый вход И

24 поступает последовательность с выхода элемента ИЛИ 22, Так как последовательности на входах этих элементов И взаимно некоррелированы, то на их выходах образуются последова- 10 тельности с математическими ожиданиями, пропорциональными соответственно

2 7 значениям Хк и 0,223 X

После инвертирования с помощью элементов HE 29 и 30 последовательности, представляющие значения (1

Хк) и (1-0,223 Х ), поступают на входы умножителя, роль которого выполняет элемент И 25., На выходе И 25 образуется последовательность с математическим ожи0 /2 Cos-x

У

Sin-x

На выходах коммутаторов 37 и 38 образуются псевдослучайные последовательности с математическими ожиданиями, пропорциональными значениям модулей тригонометрических функций.

Знак гармонической функции формируется на выходах дешифратора 35. Модуль исследуемого сигнала /c(t,)/ преобразуется в псевдослучайную последовательность I C(i), C(i)E j0,1) с помощью входного преобразователя 1, в котором производится сравнение значений /c(t,)/ с напряжением на выходе цифроаналогового поеобразователя, подключенного к разрядам сдвигового регистра 12. Знак входного сигнала в виде "нулей" и "единиц фиксируется на выходе нуль-органа 41.

85 6 данием, пропорциональным Cos 2. Аналогичным образом на выходе элемента

И 28 формируется последовательность

ll с математическим ожиданием Sin x li

Соз -(1-х), при этом инвертирование

2 аргумента Х осуществляется с помощью группы элементов НЕ 36. Формирование последовательностей, представляющих значения тригонометрических функций в диапазоне (0,2Ф), осуществляется с помощью дешифратора 35, управляющего коммутаторами 37 и 38, на входы которых поступают последовательности с выходов И 25 и 28.

На входы дешифратора 35 поступают последовательности, отображающие состояния старшего и предстаршего разрядов регистра 43. Выходы дешифратора управляют работой коммутаторов 37 и 38 в соответствии с табл. 2.

Взаимно некоррелированные последовательности с математическими ожиданиями, пропорциональными /c(t)/ и (cos Q„t) поступают на входы элемента И 3, на выходе которого образуются последовательности с математическими ожиданиями, пропорциональными

/c(t)/./Сова„С/. Аналогичным образом образуются последовательности с математическими ожиданиями /c(t)/ir<

«/Sina t/ на выхоце элемента И 4.

Роль интеграторов (накопйтелей) в устройстве выполняют реверсивные счетчики 5 и 6. В зависимости от знаков произведений c(t)CosQ„t и с(t)Sinu„t производится суммирование или вычитание последовательнос! 278 тей, поступающих с выходов элементов

ИЗи4.

Знаки произведений определяются с помощью блоков 39 и 40 сравнения, входы которых подключены к выходу нуль-оргача 41 и дешифратора 35, а выходы — к шинам управления счетом в реверсивных счетчиках 5 и 6.

За данный тактовый интервал at работы CPOC на выходах И 3 и 4 об- !О разуются элементы псевдослучайных последовательностей, представляющих произведения модуля входного сигнала на модули всех 2N гармонических функций. !5

Формирование компонент спектра в блоках 7 и 8 памяти происходит сле.. дующим. образом..

Перед началом вычислений во всех ячейках блоков 7 и 8 памяти эаписа- 20 ны состояния "машинного нуля" (0,100...0). Изменение адреса в блоке 7 памяти совпадает по времени со считыванием из блока памяти по сигналу с первого разряда циклического регистра 42.

По сигналу с второго разряда циклического регистра 42 в реверсивный счетчик 5 заносится состояние ячейки блока памяти, адрес которой соот- 30 ветствует двоичному коду счетчика 33.

Если на выходе элемента И 3 образуется "1", то производится увели" чение или уменьшение на "1" содержимого реверсивного счетчика 5 в зависимости от значения сигнала ("0" или "!") на выходе блока 39 сравнения. Укаэанная операция производится по сигналу с выхода третьего разряда циклического регистра 42, подаваемо- 40 го.на тактовый вход счетчика 5.

По сигналу записи с выхода четвертого разряда регистра 42 новое значение кода счетчика 5 записывается в ту же ячейку блока 7 памяти. Затем 45 вновь происходит изменение адреса и т.д. Таким образом, эа 4 (Я-1) так. тов работы генератора 44 в N ячейках блока 7 памяти образуются первые значения В» согласно (4). Затем счет-50 чик 33 обнуляется и начинается формирование новых значений В„ для всех

N гармоник. . !.

АнаЛогичным образом функционирует счетчик 6, блок 8 памяти и блок 40 сравнения при вычислении А„. В течение времени анализа Т в блоках 7 и

8 памяти накапливаются значения

Фурье - компонент А„ и Вк.

885 8

Формула изобретения

Псевдостохастический анализатор спектра, содержащий генератор тактовых импульсов, вход запуска которого объединен с входом формирователя импульсов и является входом запуска анализатора, первый и второй реверсивные счетчики, счетные входЫ которых подключены к выходам соответственно первого и второго псевдостохастического умножителей, первые входы которых подключены к выходу преобразователя напряжения в псевдослучай ную последовательность импульсов, информационный вход которбго являет" ся информационным входом анализатора, первый и второй регистры сдвига, выход первого регистра сдвига подключен к выходам первого и второго бло" ков элементов И, выходы которых подключены к информационным входам соответственно первого и второго коммутаторов, выход второго регистра сдвига подключен к входу третьего и четвертого блоков элементов И, выходы третьего блока элементов И подключены к соответствующим входам элемента ИЛИ, элемент НЕ, о т л ич а ю шийся тем, что, с целью упрощения анализатора, он содержит

BS-триггер, группу элементов НЕ, циклический регистр сдвига, регистр, третий регистр сдвига, пятый блок элементов И, два блока сравнения, счетчик адреса, три блока памяти, сумматор, пять коммутаторов, дешифратор, второй, третий н четвертый элементы НЕ, шесть элементов И и нуль-орган, выход которого подключен к первым входам первого и второго блоков сравнения, выходы которых

1 подключены к входам управления направлением счета соответственно первого и второго реверсивных счетчиков, информационные выходы которых подключены к информационным входам соответственно первого и второго блоков памяти, выходы которых подключены к информационным входам соответственно первого и второго реверсивных счетчиков, выходы старших разрядов которых объединены и подключены к первому информационному входу третьего коммутатора, выход которого подключен к информационным входам первого разряда первого и второго блоков памяти, адресные входы которых объединены с адресным входом

12788 третьего блока памяти, первым входом сумматора н подключены к информационному выходу счетчика адреса, выход переполнения которого подключен к тактовым входам первого, второго и третьего регистров сдвига и R-входу

RS-триггера, выход которого подключен к входам обнуления регистра, первого и второго реверсивных счетчиков и управляющему входу третьего 10 коммутатора, второй информационный вход которого является входом задания логической единицы анализатора, выход генератора тактовых импульсов подключен к тактовому входу цикли- 15 ческого регистра сдвига, выход первого разряда которого подключен к счетному входу счетчика адреса, установочный.вход которого объединен с установочными входами первого, вто- 20 рого и третьего сдвиговых регистров, с входом разрешения записи циклического регистра сдвига и подключен к выходу формирователя импульсов, выход второго разряда циклического 25 регистра сдвига подключен к установочным входам первого и второго реверсивных счетчиков и установочным входом регистра, информационный выход которого подключен к управляющим 30 входам первого, второго, четвертого и пятого коммутаторов и информационному входу третьего блока памяти, выход которого подключен к второму входу сумматора, выход которого подключен к информационному входу регистра, выходы двух старших разрядов которого подключены к соответствующим входам дешифратора, выход которого подключен к вторым входам пер- 40 вого и второго блоков сравнения и управляющим входам шестого и седьмого коммутаторов, выходы которых подключены к вторым входам соответственно первого и второго псевдостохасти- 45 ческих умножителей, выход третьего регистра сдвига подключен к входу пятого блока элементов И и входу управления преобразованием преобразователя напряжения в псевдослучайную 50 последовательность импульсов, инфор- мационный вход которого объединен с

85 1О первым входом нуль-органа, второй вход которого является входом задания логического нуля анализатора, выходы четвертого и пятого блоков элементов И подключены к информационным входам соответственно четвертого и пятого коммутаторов, Б-вход ББтриггера объединен с входом формирователя импульсов, выход третьего разряда циклического регистра сдвига подключен к входам синхронизации первого и второго реверсивных счетчнкоЬ, выход четвертого разряда цик-. лического регистра сдвига подключень1 к входам чтения/записи первого, второго н третьего блоков памяти, выходы второго и первого коммутаторов. подключены к входам соответственно первого и второго элементов ИЕ группы и соответственно первому и второму входам первого элемента И, выход которого поцключен к входу первого элемента НЕ, выход которого подключен к первому входу второго элемента И, выходы четвертого и пятого коммутаторов подключены к входам соответственно третьего и четвеотого элементов НЕ группы, и соответственно первому и второму входам третьего элемента И, выход которог"". подключен к входу второго элемента

НЕ, выход которого подключен к второму входу второго элемента И, выход которого подключен к первым информационным входам шестого и седьмого коммутаторов, вторые информационные входы которых подключены к выходу четвертого элемента И, первый и второй входы которого подключены к выходам соответственно третьего и четвертого элементов НЕ, входы которых подключены к вьгходам соответственно пятого и шестого элементов И, выход элемента ИЛИ подключен к третьему входу третьего элемента И и первому входу шестого элемента И, второй и третий входы которого подключены к выходам соответственно второго и четвертого элементов HE группы, выходы первого и третьего элементов НЕ группы подключены соответственно к г ервому и второму входам пятого элемента H.

1278885