Делитель частоты следования импульсов

 

Изобретение может быть использовано в устройствах автоматики и вычислительной техники и является дополнительным к авт.св. № 1003350. Цель изобретения - повьппение надежности работы устройства. С этой целью в него введены триггер 4, элемент ИЛИ 6и шина 13 сброса. Кроме того, устройство содержит оперативное запоминающее устройство 1, триггеры 2 и 3, сумматор 5 по модулю два, элементы И 7и 8, элемент 9 ЗАПРЕТ, счетчик 10 импульсов, входную шину 11, выходную шину 12. Устройство обеспечивает данное значение коэффициента деления, начиная с момента окончания импульса сброса на шине 13. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1275761

А2 (д) 4 Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1003350 (21) 3888857/24-2 1 (22) 05.04.85 (46) 07.12,86. Вюл. № 45 (72) В.В,Плотников (53) 621.374.4(088.8) (56) Авторское свидетельство СССР № 1003350, кл. H 04 В 3/46, 13.11.81. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение может быть использовано в устройствах автоматики и вычислительной техники и является дополнительным к авт.св. ¹ 1003350.

Цель изобретения — повышение надежности работы устройства. С этой целью в него введены триггер 4, элемент ИЛИ

6 и шина 13 сброса. Кроме того, устройство содержит оперативное запоминающее устройство 1, триггеры 2 и 3, сумматор 5 по модулюдва,элементы И

7 и 8, элемент 9 ЗАПРЕТ, счетчик 10 импульсов, входную шину 11, выходную шину 12. Устройство обеспечивает эа данное значение коэффициента деления, начиная с момента окончания импульса сброса на шине 13. 2 ил.

1275761

Изобретение относится к импульсной, технике, и может быть использовано в устройствах автоматики и вычислительной техники и является усовершенствованием устройства по ант.св. 5

У 1003350.

Цель изобретения — повышение надежности.

На фиг.1 приведена электрическая функциональная схема устройства; на фиг.2 — временные диаграммы, поясняю" щие его работу.

Делитель частоты следования импульсов содержит запоминающее устройство 1, три триггера 2-4, сумматор

5 по модулю два,элемент ИЛИ 6, два элемента И 7 и 8, элемент ЗАПРЕТ 9, счетчик 10 импульсов, счетный вход которого соединен с входной шиной 11 и с управляющим входом оперативного запоминающего устройства 1, разрядные выходы — с соответствующими входами первого элемента И 7 и с соответствующими адресными входами оперативного запоминающего устройства 1, выход которого соединен с первым входом сумматора 5 по модулю два, сигнальный выход которого соединен с первым входом первого триггера 2, выход переноса — с первым входом второго элемента И 8 и с информационным:входом второго триггера 3,, выход которого соединен с вторым входом сумматора 5 по модулю два, счетный вход — с вторым: входом первого триггера 2, с входной 35 шиной 11, с первым входом элемента

PAElPET. 9 и с вторым входом второго элемента И 8, выход кторого соединен с выходной шиной 12 третий вход с выходом первого элемента И 7 и с вторым входом элемента ЗАПРЕТ 9, выход которого соединен с входом запуска второго и дополнительного триггеров 3 и 4, причем вход сброса дополнительного триггера 4 соединен с .входом сброса второго триггера 3, с входом сброса счетчика 10 импульсов и с шиной 13 сброса, которая соединена с первым входом элемента ИЛИ 6, выход которого соединен с информацион— ным входом оперативного запоминающего устройства 1, второй вход — с выходом первого триггера 2, третий вход которого соединен с выходом дополнительного триггера 4.

Рассморим работу устройства на при" мере делителя частоты с коэффициентом деления восемь,.у которого счетчик 10 импульсов имеет только один двоичный разряд, а оперативное запоминающее устройство 1 состоит из двух ячеек. На шину 11 поступает импульсный сигнал с частотой f (фиг. 2b) . C приходом каждого импульса счетчик

10 изменяет свое состояние (фиг.25).

Импульс на выходе устройства 1 (фиг.26) соответствует состоянию опрашиваемой ячейки памяти. Этот импульс суммируется в сумматоре 5 с импульсом, поступающим с выхода триггера 3 (фиг ° 22), при этом на сигнальном выходе сумматора 5 формируется импульс суммы (фиг.2 ), а на выходе переноса сумматора 5 формируется импульс переноса (фиг.2e).

По окончании входного импульса на шине 11 происходит запись суммы в триггер 2 (фиг.2ж) и импульса переноса в триггер 3 (фиг.2g), а импульс с выхода триггера 2 через элемент 6 (фиг.2с) переписывается в ту же опрашиваемую ячейку устройства 1 (фиг.2,u). Во время записи информации в устройство 1 на его выходе присутствует сигнал логической единицы (фиг.2б), счетчик 10 в процессе работы изменяет свое состояние от "0" до 2 — 1, где n — количество разряИ дов счетчика 10, при этом происходит последоватепъный опрос и изменение состояний всех ячеек устройства 1.

Элемент 7 из всех состояний счетчика выделяет одно, соответствующее значению 2 — 1. При этом сигнал на выхоЬ де элемента 7 a = 1. Элемент 9 формирует импульсный сигнал (фиг.2к) во время паузы между импульсами сигнала f, соответствующими переходу счетчика 10 в состояние "0 т.е. импульс g предшествует переходу счетчика 10 в состояние "0". Триггер

3 сигналом g устанавливается в состояние " 1 (фиг.2г) и с приходом следующих 2" импульсов входного сигнала, за счет работы сумматора 5 и триггеров 2 и 3, код в матрице устройства 1 увеличивается на " 1", Так как на фиг.2,и моментам времени

t< — t соответствуют со"тояния ячерК памяти

tz tg t

У1 0 1 0 1

У2 0 0 1 1

1275761

Таким образом, за период времени, соответствующий появлению 2 импульи сов входного сигнала f, состояние

11 11 устройства 1 изменяется на 1, а и поскольку его емкость равна 2 бит, то число состояний устройства 1 равно 2, а значит, переход из состоя2п ния N = 2 "— 1 в состояние N = ".0"

2п будет происходить через 2 периодов переполнения счетчика 10, т.е. через t0

2 2" тактов входного сигнала частотой f. Переход устройства 1 из состояния 2 " — 1 в состояние "0" сопровождается сигналом переноса (фиг.2e), совпадающим во времени с моментом t5

1! ll перехода счетчика 10 в состояние 0

Этот импульс выделяется элементом 8 и поступает на шину 12 (фиг.2ь). Следовательно, устройство, содержащее п-разрядный счетчик импульсов, имеет 20

2ni п коэффициент деления К = 2

Сигнал сброса (фиг.2м) на шине 13 устанавливает в начальное состояние счетчик 10 (фиг. 25), триггер 3 (фиг.2г) и триггер 4 (фиг.2н), кото- 25 рый удерживает в нулевом состоянии триггер 2 (фиг.2ж).

После прохождения первых 2 имД пульсов входного сигнала триггер 4 сигналом с выхода элемента 9 перебра-щ сывается в единичное состояние (фиг.2и), и триггер 4 переключается в зависимости от информации на сигнальном выходе сумматора 5 (фиг.2ис,у).

Сигнал сброса также через элемент

Ф

6 записывает ",1" в нулевую ячейку устройства 1 (фиг.2о).

Это необходимо потому, что опрос ячеек устройства 1 происходит последовательно в течение цикла работы счетчика 10 и указанным способом ликвидируется отставание выходного импульса устройства на один цикл работы счетчика 10.

Таким образом, устройство обеспечивает заданное значение коэффициента деления, начиная с момента окончания импульса сброса на шине 13.

Формула и з о б р е т е н и я

Делитель частоты следования импульсов по авт.св. 11 1003350, о т л и ч а ю шийся тем, что, с целью повышения надежности работы, в него введены дополнительный триггер, элемент ИЛИ и шина сброса, которая соединена с входом сброса счетчика импульсов, с входами сброса второго и дополнительного триггеров, вход запуска последнего из которых подключен к входу запуска второго триггера, и с первым входом элемента ИЛИ, включенного между выходом первого триггера, вход запуска которого соединен с выходом дополнительного триггера и информационным входом оперативного запоминающего устройства.

1275761

Составитель А.Соколов

Техред Л Олейкик Корректор Т.Колб

Редактор А.Шандор

Заказ 6581/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, )К-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4