Синхронный делитель частоты на 21

 

Изобретение относится к цифровой технике и -может быть использовано при создании хронизаторов, цифровых синтезаторов частоты и т.д. Цель изобретения - повьшение надежности работы устройства. Делитель частоты содержит JK -триггеры 1-5, элементы И 6,7 и 8 и шины 9 и 10 сброса и тактовую и выходные шины 11 и 12. Предложенное функ1Ц1ональное соединение элементов устройства сокращает число элементов в цепи. I табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (111 (504 Н 03 К 23 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3911838/24-21 (22) 26.04.85 (46) 30.10.86. Б>ап. 1(- 40 (72) Ю.В.Литвинов и В.И.Мяснов (53) 621.374.3 (088.8) (56) Будинский Я. Логические цепи в цифровой технике: Пер. с чешск./Под ред. Б.А.Калабекова. N. Связь,1977, с.244-265.

Алексенко А.Г. Основы микросхемотехники. M.: Сов. Радио, 1977, с.139-143. (54 ) СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

НА 21 (57) Изобретение относится к цифровой технике и .может быть использовано при создании хронизаторов, цифровых синтезаторов частоты и т.д. Цель изобретения — повышение надежности работы устройства. Делитель частоты содержит JK -триггеры 1-5, элементы

И 6,7 и 8 и шины 9 и 10 сброса и тактовую и выходные шины ll и 12. Предложенное функциональное соединение элементов устройства сокращает число элементов в цепи. I табл.

1 12676

Изобретение относится к цифровой технике и может быть использовано при создании хрониэаторов,, цифровых синтезаторов частоты и т.п.

Цель изобретения — повышение надежности работы устройства за счет сокращения числа элементов и цепей.

На фиг ° 1 изображена функциональная схема синхронного делителя частоты на 21; на фиг. 2 — временные ди- 1О аграммы работы устройства.

Синхронный делитель частоты на 21 содержит пять JK -триггеров 1 — 5, первый 6, второй 7 и третий 8 элемен-, ты И, шину 9 сброса устройства, так" товую шину 10 устройства и выходные шины ll и 12.

Счетные входы всех 1 -триггеров

1 — 5 соединены с тактовой шиной 10 устройства, входы всех 11(-триггеров 1 — 5 соединены с шиной 9 сброса устройства, выходы пятого. -триггера 5 являются выходными шинами 11 и 12 устройства. Прямой выход первого JK -триггера 1 соединен с первым 2S входом первого элемента И 6, выход которого соединен с J — и К-входами пятого Jk -триггера 5, прямой выход которого соединен с вторым входом третьего элемента И 8, выход которого соединен с К-входом четвертого

1 -триггера 4, прямой выход которого соединен с вторым входом первого элемента И 6 и К-входом первого JK— триггера 1, инверсный выход которого

35 соединен с К-входом второго JK -триггера 2, прямой выход которого соединен с J -входом первого JK -триггера 1, первым входом второго элемента И 7 и К-входом третьего Jk. -триг- 4О гера 3, прямой выход которого соединен с J -входом второго JK -триггера 2, инверсный выход которого соединен с .третьим входом первого элемента И 6 и первым входом третьего элемента И 8, инверсный выход третьего " -триггера 3 соединен с вторым входом второго элемента И 7, выход которого соединен с J -входом четвертого JK -триггера 4, инверсный выход которого соединен с J -входом третьего 11(-триггера 3, При указанной схеме соединения элементов предлагаемого синхронного делителя частоты на 21 логические уравнения для 1 — и К; -входов всех .!1(-триггеров 1 — 5 следующие:

3 =Q,;,= Q,; J,-Q, Ä JÄ-Q,4,; J,- Q„Q,ß,;

13 2 к,=Q,; к,=-Q„; к,=Q,; к,=QQ,; к,-Q,Q,Q„

На фиг. 2 о означено: а — входной сигнал на тактовой шине 10; б — сигнапЯ„ на прямом выходе Q, первого

3 (-триггера 1; 4 — сигнал Q на прямом выходе Q, второго,J1(-триггера 2; г — сигнал g на прямом выходе Q третьего JK †тригге 3; сигнал Q на прямом выходе Q4 четвертого 1 -ipnrrepa4>. е — сигнал Qz на прямом выходе Q пятого " -триггера 5; 1 — порядковый номер состояния предлагаемого синхронного делителя частоты на 21 и порядковый номер входного тактового импульса на тактовой шине 10.

На фиг. 1 и 2 предполагается,что

" (-триггеры переключаются в очередное состояние под действием отрицательного перепада сигнала на тактовой шине 10 °

Работа синхронного делителя частоты на 21 .полностью описывается логическими уравнениями для 1„ — и

К„.-входов всех его JK -триггеров.

Устройство работает следующим образом, По сигналу "Сброс", поступающему по шине 9 сброса устройства, все

JK-триггеры 1 — 5 устанавливаются в исходное нупевое состояние диаграммы б, <, г, д, e на фиг. 2 при — 0

На основании логических уравнений для "„ и 1(1 -входов 1К -триггеров устройство состояния J — и К -входов следующие:

3 = 0; 1,= 0; J = 1; ),= 0; -1 -01

Поскольку JK -триггер по последующему входному тактовому импульсу на тактовой шине 10 при = 0 и К = 0 не изменяет своего состояния, при — 1 и К == 1 переключается в противоположное состояние, при J = 1 и

К = 0 переключается в состояние логической единицы, а при = 0 и

К = 1 — в состояние логического нуля, то по первому на тактовой шине

i0 входному тактовому импульсу (точнее по первому отрицательному перепаду сигнала на тактовой шине 10 после окончания действия сигнала

"Сброс" на шине 9 сброса) первый 1, второй 2, четвертый 4 и пятый 5

3К-триггеры не изменяют своего состояния и остаются в прежнем нулевом состоянии, а третий 11(-триггер 3

1267613 4

К -О К=1 K=O К =O К =О.

2 3 1 5

В результате по следующему, второму, входному тактовому импульсу на тактовой шине 10 устройство переходит в свое второе состояние диаграммы на фиг. 2 при i = 2 }, которое характеризуется следующими значениями выходов и входов 1К -триггеров:

Q- 1; Q,- =o; Q;= o. состояния входов;

- 3- 1 у 4,= 0) Л,= О) Q,=O; Q,=O;

Изменяются и

J=- о; J= 1.

1 У 2. Э

Q=oi

J = 1 ° э

К 01

Q ь

Jü

1/ з

О\ Q,= О

О; 3 = О;

o; K = o.

Я=

J =

К

Q,=

4=

К

1;

1;

1;

1;

9, = 1;

J1=0;

К, = 01

Q= з.1 з

К з

Q2 ОУ

О г 1

К = 0

Рассматривая и далее таким же образом работу устройства, получаем все состояния выходов и входов каждого К-триггера при всех 1(таблица, фиг.2}.

По 21-му тактовому импульсу устройство возвращается в исходное нулевое состояние, и затем начинается новый цикл работы, который повторяется через каждый 21-й тактовый импульс на тактовой шине 10.

В таблице показано функционирова.ние предлагаемого синхронного делителя частоты на 21.

Использование предлагаемого синх ронногоо делителя частоты на 21 позволяет уменьшить по сравнению с прототипом количество элементов и цепей„ что приводит к упрощению устройства, снижению потребляемой мощности и повышению надежности и быстродействия.

25

35

40 изобретения

Формула

Синхронный делитель частоты на

21, содержащий с первого по пятый Л -триггеры и с первого по третий 45 элементы И, счетные входы всех JK— триггеров соединены с тактовой шиной устройства, входы К всех JK, -†триггеров соединены с шиной сброса устройства, выходы пятого J K -триггера 50 .являются выходными шинами устройства, прямой выход первого 1К -триггепереключается в состояние логической единицы (диаграммы на фиг. 2 при = 1) . При этом состояния вы ходов. станут равны

В третьем такте (фиг.2, при 1= 3) состояния выходов и входов равны

О; g 4= О; g, = 0;

1» J„= Oi Js = Ois ,I ра соединен с первым входом первого элемента И, выход которого соединен с > -входом пятого Jk -триггера, прямой выход второго JK -триггера соединен с первым входом второго элемента И, прямой выход четвертого JK ! триггера соединен с вторым входом первого элемента И, выход третьего элемента И соединен с К-входом четвертого "К -триггера, о т л и ч а ю— шийся тем, что, с целью повышения надежности работы устройства, инверсный выход первого "К -триггера соединен с К-входом второго J Ê -триггера, прямой выход которого соединен с К-входом третьего 4К -триггера, инверсный выход которого соединен с вторым входом второго элемента И, выход которого соединен с 1 -входом четвертого JK -триггера, инверсный выход которого соединен с J -входом третьего JК -триггера; прямой выход которого соединен с J -входом второго JK-триггера, инверсный выход которого соединен с первым входом третьего элемента И и с третьим входом первого элемента И, выход которого соединен с К-входом пятого JK -триггера, прямой выход которого соединен с вторым входом третьего элемента И, прямой выход четвертого JK -триггера соединен с К-входом первого Jg— триггера, J -вход которого соединен с прямым выходом второго JK -триггера.

I T 1 1 1 11 tI tel

g ц О ) К К.. ) К ) К ) К

О О I О О 1 О О

О О

О О

О О О 0 О 0

1 О О

О О 1 О 1 1 О О

1 ) О О О О О 1 1 I 1 1 О

О О 1

4 О О 1 О

5 О О

1 I ) 6 О О. О 1

1 0

1 .! О О 1 О

1 1 !

1 I с

1 !

О О О ) 1 О

} О О 1 О 1

О I О О О

О О 1

О О

10 1 1

11 1 О 0 О

1 О О

12 1 . О

13 1 О

I 1

О О О О 1 1 1 1 О

1 О О

2 О 0

3 О О

7 О 1

8 О 1

9 О 1

О О

О О

О О

О О

О О

1 1

О О

О О

О О

О О ) О О О О О

О О 1 О I О О О

О О 1 1 1 О 1 О

О 0 О О О О О 1

О 1 О О О 1 О 1

О I ) О О 1 О О

О } 1 О 1 1 О О

О О

0 0

О 0 1

14 1 О

) О

О О

1 ) 1

О 1

1 1

О 1 О

О О )

О О О

21 О О

15 1 О

16 О

17 1 О

18 1 1

19 1 1

20 1

О 0

О О

О О

1 . 1

О ) ) 0 0 О О О

О 1 1, О ). О О О

О О 1 1 1 О 1 О

1 О 1 1 О О 1 О

О О О 1 I О 1

1 О О 1 О 1 1

О 1 О 0 О О О

1267613

1Z3 eSE 8 ) У цуnyzlbggg gg

Составитель С. Клевцов

Техред И.Попович

Корректор С.Черни

Редактор Е.Копча

Заказ 5833/57

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4