Делитель частоты следования импульсов

 

Изобретение может быть использовано в цифровой измерительной аппаратуре, в синтезаторах частот и в устройствах автоматики. Цель изобретения - повышение надежности работы и упрощение устройства . Делитель содержит реверсивный счетчик 1 импульсов, счетчик 2 импульсов, включающий триггер 3, работающий в режиме непрерывного счета и счетчик 4 импульсов , дешифратор 5 скважности, дешифратор 6 кода управления, триггеры 7, 8 и 9, элемент И-НЕ 10 и элементы И II и 12. Для достижения поставленной цели введен формирователь 13 импульсов сброса, соединенный с дешифратором 6 кода и счетчиком 2 импульсов. 1 ил. (Л / 1C 05 ел 0 QO 05

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 Н 03 23 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ! Ф:4

Ъ

1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3843983/24-21 (22) 18.01.85 (46) 23.10.86. Бюл. № 39 (72) Ю. В. Смирнов (53) 621.374.4 (088.8) (56) Авторское свидетельство СССР № 762199, кл. Н 03 К 23/00, 1978.

Авторское свидетельство СССР № 1045400, кл. H 03 К 23/00, 1982. (54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение может быть использовано в цифровой измерительной аппаратуре,,.SU„„1265996 А1 в синтезаторах частот и в устройствах автоматики. Цель изобретения — повышение надежности работы и упрощение устройства. Делитель содержит реверсивный счетчик 1 импульсов, счетчик 2 импульсов, включающий триггер 3, работающий в режиме непрерывного счета и счетчик 4 импульсов, дешифратор 5 скважности, дешифратор 6 кода управления, триггеры 7, 8 и 9, элемент И вЂ” НЕ 10 и элементы И 11 и 12.

Для достижения поставленной цели введен формирователь 13 импульсов сброса, соединенный с дешифратором 6 кода и счетчиком

2 импульсов. 1 ил.

1265996

10

Изобретение относится к импульсной технике и может быть использовано в цифровой измерительной аппаратуре, в синтезаторах частот и в устройствах автоматики.

Цель изобретения — повышение надежности работы при одновременном упрощении устройства.

На чертеже приведена электрическая структурная схема делителя частоты следования импульсов.

Устройство содержит реверсивный счетчик 1 импульсов, счетчик 2 импульсов, состоящий из триггера 3, работающего в режиме непрерывного счета, и счетчика 4 импульсов, дешифратор 5 скважности, дешифратор 6 кода управления, триггеры

7 — 9, элемент И вЂ” HE 10, элементы И 11 и ! 2, формирователь 13 импульсов сброса, входную шину 14, шины 15 кода управления и выходную шину 16.

Счетный вход счетчика 2 импульсов соединен с входной шиной 14, выходы всех разрядов, кроме старшего, — с первой группой входов дешифратора 5 скважности, первый вход элемента И вЂ” НЕ 10 соединен с входной шиной 14, выход — с первым входом первого элемента И 11, второй вход которого соединен с выходом дешифратора

5 скважности, второй вход элемента И вЂ” НЕ

10 соединен с выходом первого триггера

7 и с первым входом второго элемента И 12, выход которого соединен со счетным входом реверсивного счетчика 1 импульсов, разрядные входы которого соединены с шинами 15 кода управления, входы управления вычитания и сложения — соответственно с первым и вторым выходами второго триггера 8, счетный вход которого соединен с выходом первого элемента И 11 и с первым входом третьего триггера 9, выход которого соединен с выходной шиной 16, второй вход — с вторым входом второго элемента И 12, с обнуляющим входом счетчика 2 импульсов и с выходом формирователя 13 импульса сброса, вход которого соединен с выходом дешифратора 6 кода управления, первая и вторая группы входов которого соединены поразрядно с выходами соответственно счетчика 2 импульсов и реверсивного счетчика 1 импульсов, выход младшего разряда которого соединен со счетным входом первого триггера 7, выходы остальных разрядов — с второй группой входов дешифратора 5 скважности.

Максимальное значение коэффициента деления К,„устройства определяется емкостью счетчика 2.

Б счетчике 1, используемом в качестве узла управления, записывается и хранится код коэффициента деления К. Емкость этого счетчика превышает емкость счетчика 2 на один разряд.

На выходах дешифраторов 5 и б формируются сигналы в момент совпадения ко!

55 дов, поступающих на первые и вторые группы

Bxo$lop этих дешифраторов.

С разрядных выходов счетчика 1 на вторые группы входов дешифраторов 5 и 6 посту пает код коэффициента деления, причем на входы дешифратора 6 поступает полный код коэффициента деления К, а на входы дешифратора 5 — код числа К, сдвинутый на один разряд в сторону младших разрядов, т. е. код числа — при четных К или код числа

К К вЂ” 1

2 2 при нечетных К.

К первой группе входов дешифратора 5 подключены все разрядные выходы счетчика

2 за исключением выхода старшего разряда. Поэтому на выходе дешифратора 5 сигнал появляется после установления на выходах счетчика 2 кода числа или числа

К вЂ” 1

? г

К первой группе входов дешифратора б подключены все разрядные выходы счетчика 2. Поэтому на выходе дешифратора

6 сигнал появляется при установлении на выходах счетчика 2 кода числа К.

Триггер 7 предназначен для запоминания значения младшего разряда кода управления, записанного в счетчик 1.

Элементы 10 и 1 обеспечивают управление работой устройства при делении на нечетный коэффициент.

Формирователь 13 расширяет импульс сброса до величины, достаточной для надежного сброса счетчика 4 в состояние нуля и для надежной записи в счетчик 1 корректирующих импчльсов.

Перед началом работы устройства триггеры 3, 7, 8 и 9 и счетчики 1 и 4 устанавливаются в нулевое состояние. Затем по шинам

15, одна из которых соединена с входом управления записью счетчика 1, в последний записывается код коэффициента деления, после чего устройство готово к работе.

Устройство работает следующим образом.

При делении на четный коэффициент в младшем разряде счетчика 1 записан нуль и поэтому триггер 7 находится в исходном состоянии. Сигнал нулевого уровня с выхода триггера 7 поступает на соответствующие входы элементов 10 и 12. В результате этого элемент 12 удерживается в закрытом состоянии, а на выходе элемента 10 постоянно присутствует сигнал единичного уровня, которым открыт элемент 11. Поэтому при делении на четный коэффициент состояние счетчика 1 не изменяется и делитель работает следующим образом.

С приходом — -го входного импульса на

К

2 выходе дешифратора 5 появляется сигнал, который проходит через открытый элемент

1! и переводит триггер 9 в единичное состояние. С приходом К-го входного импульса на выходе дешифратора 6 появляется сигнал, который через формирователь 13 по1265996

1О

Формула изобретения

20 ступает на второй вход триггера 9 и устанавливает его в нулевое состояние. Одновременно сигналом с выхода формирователя 13 счетчик 4 устанавливается также в нулевое состояние. К этому моменту времени триггер 3 находится в нулевом состоянии, так как каждый четный входной импульс перебрасывает его в сосояние нуля..Таким образом, после подсчета К-ro входного импульса при четном К делитель оказывается в исходном состоянии и с приходом

К+1-ro входного импульса начинается очередной цикл деления.

При нечетном коэффициенте деления в младший разряд счетчика 1 записывается единица и триггер 7 устанавливается в единичное состояние. Сигнал единичного уровня с выхода триггера 7 поступает на соответствующие входы элементов 10 и 12. В результате этого элемент 12 оказывается открытым, а элемент 10 открывает элемент 11 в паузах между входными импульсами.

Устройство при нечетном коэффициенте деления работает следующим образом.

С приходом -го входного импульса

К вЂ” 1

2 на выходе дешифратора 5 появляется сигнал, который по окончании этого входного импульса проходит через элемент И 11 на первый вход триггера 9 и на счетный вход триггера 8. Оба триггера при этом переходят в единичное состояние. Единичный сигнал с выхода триггера 8 поступает на вход управления сложением счетчика 1, переводя его в режим сложения. С приходом К го входного импульса на выходе дешифратора 6 появляется сигнал единичного уровня, который проходит через формирователь 3 на обнуляющий вход счетчика 4, на второй вход триггера 9 и через открытый элемент И 12 на счетный вход счетчика 1. Счетчик 4 и триггер 9 устанавливаются в состоянии нуля, а в счетчик 1 записывается дополнительный импульс, устанавливая в нем код числа К+1.

На этом заканчивается первый цикл деления на нечетный коэффициент.

Таким образом, перед началом второго цикла деления состояние устройства отличается от исходного тем, что триггер 3 находится в единичном состоянии, что эквивалентно записи в счетчик 2 одного входного импульса, а в счетчике 1 записан код числа, превышающего заданный коэффициент деления на единицу. Число К+1 является четным, поэтому в младшем разряде счетчика 1 записан нуль и на.,вход дешифК+1. ратора 5 поступает код числа

Во втором цикле деления на нечетный коэффициент устройство работает таким же

55 образом, как и в первом цикле деления, с той лишь разницей, что очередной -ый

К вЂ” 1 входной импульс устанавливает в счетчике

2 код числа !в

2 ко чис

2 2, что приводит к срабатыванию дешифратора 5, а затем к переключению триггеров 8 и 9, а очередной К-й входной импульс устанавливает в счетчике

2 код числа К+1, после чего срабатывает дешифратор 6, триггер 9 и счетчик 4 устанавливаются в состояние нуля, а из счетчика 1 вычитается единица.

Таким образом, по окончании второго цикла деления на нечетный коэффициент устройство оказывается в таком же состоянии, как перед началом первого цикла деления. В дальнейшем работа делителя частоты следования импульсов повторяется.

Делитель частоты следования импульсов, содержащий счетчик импульсов, счетный вход которого соединен с входной шиной, выходы всех разрядов, кроме старшего,— с первой группой входов дешифратора скважности, дешифратор кода управления, элемент И вЂ” HE, первый вход которого соединен с входной шиной, а выход — с первым входом первого элемента И, второй вход которого соединен с выходом дешифратора скважности, первый и второй триггеры, реверсивный счетчик импульсов, второй элемент И и третий триггер. выход которого соединен с выходной шиной, первый вход — с выходом первого элемента И и со счетным входом второго триггера, первый и второй выходы которого соединены с входами управления соответственно вычитания и сложения реверсивного счетчика импульсов, выход младшего разряда которого соединен со счетным входом первого триггера, выходы остальных разрядов — с второй группой входов дешифратора скважности, разрядные входы — с шинами кода управления, а счетный вход — с выходом второго элемента И, первый вход которого соединен с выходом первого триггера и вторым входом И вЂ” HE, а второй вход — с вторым входом третьего триггера и обнуляющим входом счетчика импульсов, отличающийся тем, что, с целью повышения надежности работы при одновременном упрощении устройства, в него введен формирователь импульса сброса, вход которого соединен с выходом дешифратора кода управления, выход— с обнуляющим входом счетчика импульсов, а первая и вторая группы входов дешифратора кода управления соединены поразрядно с выходами соответственно счетчика импульсов и реверсивного счетчика импульсов.