Устройство для испытания электронных логических схем

 

Изобретение относится к автоматике и вьRиcлитeльнoй технике. Цель изобретения -. повышение быстродействия контроля и расширение функциональных возможностей устройства. Устройство содержит генератор 1 тактовых импульсов, генератор 2 случайнь1Х последовательностей, коммутатор 10, блок II управления, эталлоный блок 13, блок 14 анализа, включающий блок 15 сравнения и индикаторы 16 и 17. Введение в устройство блока 9 памяти , вьтолнение генератора 2 случайных последовательностей в виде блока 3 задержки, блока 4 запрета, амплитудного модулятора 5, генератора в шума, триггеров 7.1 - 7.N Шмитта и триггеров 8.1 - 8.N, а также конкретное вьтолнение блока 15 сравнения позволяет реализовать контроль логических блоков не только в установившемся , но и в переходном режимах при неограниченной длительности слу чайного теста. При этом упрощается схема генератора 2 случайных послвдовательностей за счет использования одноканальной схемы генератора случайного сигнала для формирования набора двоичных сигналов необходимой размерности. 1 з.п.ф-лы, 5 ил. to Р ю и 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1262430

А1 (5у С 01 R 31!28

РР т, 1 . Ъ .

ka3

1 ra<

I

1 т

1 Ф-

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3807016/24-21 (22) 31.10.84 (46) 07,10.86, Вюл. ¹ 37 (72) А.В ° Семенычев (53) 621.317(088.8) (56) Авторское свидетельство СССР

¹ 652564, кл. С 06 F II/22, !976.

Дроздов Е.А. и др. Электронные вычислительные машины ЕС, -М.: Ма.шиностроение, 1981, с.648.

Авторское свидетельство СССР

¹ 551573, кл, G 01 R 31/02, 1975, (54) УСТРОИСТВО ДЛЯ ИСПЫТАНИЯ ЭЛЕКТРОННЫХ ЛОГИЧЕСКИХ СХЕМ (57) Изобретение относится к автоматике и вычислительной технике ° Цель изобретения — повышение быстродействия контроля и расширение функциональных возможностей устройства, Устройство содержит генератор 1 тактовых импульсов, генератор 2 случайных последовательностей, коммутатор

l0 блок Il управления, эталлоный блок !3, блок 14 анализа, включающий блок 15 сравнения и индикаторы 16 и

17. Введение в устройство блока 9 памяти, выполнение генератора 2 случайных последовательностей в виде блока

3 задержки, блока 4 запрета, амплитудного модулятора 5, генератора 6 шума, триггеров 7.1 — 7.N Шмитта и триггеров 8.1 — 8.N, а также конкрет Нор выполнение блока 15 сравнения позволяет реализовать контроль логических блоков не только в установившемся, но и в переходном режимах при неограниченной длительности слуЮ чайного теста. При этом упрощается схема генератора 2 случайных последовательностей за счет использования одноканальной схемы генератора случайного сигнала для формирования набора двоичных сигналов необходимой размерности. 1 з.п.ф-лы, 5 ил. Ьа б

1262430

25 45

Индикаторы 16 и 17 содержат триггеры 27 и 28, усилители 29 и 30 мощности и элементы 32 и 32 индикации.

Устройство работает следующим образом, 50

Вырабатываемое ГШ 6 случайное напряжение поступает на AM 5, где используется для модуляции задержанных тактовых импульсов U(6), снимаемых с блока 3 задержки и проходящих через 55 блок 4. Управление работой блока 4 осуществляется сигналом 0(к), снимаемьм с выхода элемента ИЛИ 25 °

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля логических схем (блоков}, имеющих большое число входов, и определения не" исправностей в них.

Цель изобретения " повышение быстродействия контроля и расширение функциональных возможностей за счет того, что в каждом цикле работы уст- 10 ройства (c тактовой частотой) устанавливается новая случайная последовательность на всех выходах генератора случайных последовательностей и дополнительной индикации неисправности, проявляющейся в переходном режиме.

На фиг.l представлена структурная схема устройства; на фиг.2 — функциональная схема блока сравнения; на фиг. 3 — идеализированные эпюры напряжений в обозначенных точках схемы по фиг.l; на фиг.4 — эпюры напряжений в обозначенных точках схемы по фиг.2; иа фиг,5 — функциональная схема блока индикациие

Устройство содержит генератор 1 тактовых импульсов (ГТИ), генератор .2 случайных последовательностей (ГСП), содержащий блок 3 задержки, блок 4 запрета, амплитудный модулятор 5 (АМ), генератор 6 шума 7.1

7.N. Шмитта, триггеры 8.1-8.И, блок

9 памяти, коммутатор 10, блок 1! управления (БУ), контролируемый блок 35 .12, эталонный блок 13, блок 14 анализа (БА), содержащий блок 15 сравнения и индикаторы 16 и 17.

Блок 15 сравнения содержит, группу элементов 18 сложения по модулю 40 два, группу триггеров 19, элемент

ИПИ 20, блок 21 задержки, элемент

ИЛИ 22, элемент И 23, триггер 24, элемент ИЛИ 25 и блок 26 запрета.

Средняя амплитуда импульсов Ulr) равна (V макс мин где П вЂ” напряжение срабатывания элемента из группы 7. 17 ° N с максимальньм пороговым напряжением; — напряжение срабатывания элемента из группы 7.17,N с минимальным пороговым напряжением.

При этом обеспечивается в случае равномерного закона распределения напряжения шума на входе АИ равная вероятность всех возможных реализаций теста.

Выходное напряжение AN 5 представляет собой периодическую поспедовательность амплитудно-модулированных импульсов U(r), которые поступают одновременно на все М входов группы триггеров 7 Шмитта, имеющих различные пороги срабатывания, равномерно распределенные в интервале (U

). На фиг.3 изображен случай, 1 когда минимальным напряжением срабаI тывания обладает третий триггер 7.3

Шмитта, а наибольшим — (N-1)-й триггер. Соответствующие напряжения обозначены как U(o) и Щд)„, В зависимости от величины амплитуды импульса П(г) срабатывает то или иное число триггеров Шмитта.

В каждом такте реализация теста существует на выходе группы триггеров.8.1-8.N в течение времени

Тг = Т ьа Т <Т, (2) где Т вЂ” период следования тактовых импульсов; задержка тактовых импульсов в блоке 3; — длительность тактовых.импульсов.

Импульсы U(6) используются для установки триггеров 8 в исходное (нулевое) состояние. Длительность задержки в блоке 3 должна быть > - °

Для обеспечения высокого быстродействия необходимо выбирать а минимально возможной величины.

Коммутатор 10 осуществляет подачу на входы блоков !2 и 13 одинаковых случайных реализаций теста с выхода генератора 2 или блока 9 памяти. Причем с выхода ГСП .2 сигнал снимается в режиме контроля. В режиме поиска неисправностей запомненная реализация теста поступает с выхода блока 9, 1262430 что облегчает процедуру определения неисправного элемента °

В качестве блока памяти используется типовая схема, например регистр из триггеров. 5

Блок 15 сравнения осуществляет обнаружение:недопустимого отклонения параметров сигнала с выхода контролируемого блока 12 Ц с)(фиг,4) от сигналов с выхода эталонного блока 13

U(e1. Сравнение сигналов осуществляется группой из М элементов сложения по модулю два, где М вЂ” число выходов контролируемого блока, При появлении в произвольный момент времени сигнала рассогласования

П(з(срабатывает один.или несколько триггеров 19. В результате сигнал о наличии неисправности через элементы

ИЛИ 20 и 25.поступает на ГСП 2, фик- 20 сируя реализацию случайного теста, при которой проявиласьнеисправность.

Элементы 22-24 и 26 служат для определения, в каком режиме (установившемся или переходном) проявляется неисправность, На фиг.4 временной интервал (t, и t3) включает в себя момент проявления неисправности в переходном режиме (сигналы U(el) и

U (» ) сдвинуты один относительно дру- 30 гого на время (t д — t, ) . .На времен-! ном интервале (t< и t ) проявляется

1 неисправность, заключающаяся в возникновении сигнала U(e) при отсутствии сигнала U(1 35

Решение о виде неисправности принимается в соответствующие моменты времени, например tz u t . Причем величина t> t, . t5 t выбрана больше максимально возможной задерж- 40 ки в элементах блока 12, при которой еще возможно достижение установившегося значения выходного напряжения

U(1..

При наличии на входе блока 26 зап-iS рета сигнала о наличии неисправности

U() и отсутствии признака, что неисправность проявляется в установившемся режиме (момент t>) на индикаторах 16 и 17 появляется информация, сигнали- S0 зирующая, что обнаружена неисправность в переходном режиме. Оператор на ее основе устанавливает соответствующий режим работы для поиска неисправностей на блоке 11.. 55

Если же, например, в момент сигнал неисправности проходит на выход блока 26, то это свидетельствует об обнаружении неисправности, прояв" ляющейся в установившемся режиме. Для продолжения проверки необходимо принудительно перевести блоки 12 — 14 в исходное состояние. При этом подается сигнал начальной установки на соответствующие шины блоков 12 — 14 и на нулевые входы триггеров 19 и 24, Формула изобретения !. Устройство для испытания электронных логических схем, содержащее генератор тактовых импульсов, .блок анализа, блок управления, генератор случайных последовательностей, коммутатор, эталонный логический блок, выход генератора тактовых импульсов соединен с входом блока управления, первый выход которого соединен с первым входом коммутатора, выход которого соединен с информационным входом эталонного блока и с клеммами для подключения входов объекта контроля, о т л и ч а ю щ е е. с я тем, что, с целью повышения быстродействия контроля и расширения функциональных возможностей, в него введен блок памяти, выход которого соединен с вторым входом коммутатора, третий вход которого соединен с входом блока памяти и с выходом генератора случайных последовательностей, первый вход блока анализа соединен с клеммами для подключения выходов объекта контроля, второй вход — с выходом эталлоного блока, третий вход — с вторым выходом блока управления, с управляющим входом эталонного блока и клеммой для подключения управляющего входа объекта контроля, четвертый .вход — с вы,ходом генератора тактовых импульсов, а выход — с первым входом генератора случайных последовательностей, второй вход которого соединен с выходом генератора тактовых импульсов, гене-, .ратор случайных последовательностей содержит генератор шума, выход которого соединен с первым входом амплитудного модулятора, блок задержки, блок запрета, прямой вход которого соединен с выходом блока задержки, группу триггеров Шмитта, группу триг-. геров, причем выход блока запрета соединен с вторым входом амплитудного модулятора, выход которого соединен с входами группы триггеров П1митга, выходы которых соединены ". перS ) 2624 выми входами группы триггеров, вторые входы которых соединены с вторым входом генератора случайных последовательностей, а выходы — с выходом генератора случайных последовательностей, инверсный вход блока запрета и вход блока задержки соединены соответственно с первым и вторым входами генератора случайных последовательностей, блок анализа содержит блок сравнения и два индикатора, входы управления которых соединены с входом управления блока сравнения, с третьим входом блока анализа, первый и второй входы блока сравнения соединены соответственно с первым и вторым входами блока анализа, третий .вход — с четвертым входом блока анализа, а первый и второй выходы — с информационными входами первого и gp второго индикаторов соответственно, второй выход блока сравнения соединен с выходом блока анализа, 2. Устройство по п.1, о т л и ч а-25 ю щ е е с я,тем, что блок сравнения содержит группу из M элементов сложения по модулю два, группу из М триггеров, два элемента ИЛИ на М входов, третий элемент ИЛИ, элемент И, блок запрета, (М+1)-й триггер, блок задержки, причем выход каждого элемента сложения по модулю два соединен

30 d соответственно с первыми входами триггеров из группы М триггеров и с соответствующими входами первого элемента ИЛИ íà M входов, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом блока задержки, а выход — с первым входом (М+1)-го триггера, второй вход которого соединен параллель-. но с вторыми входами триггеров из группы M триггеров, выход каждого из которых соединен с соответствующими входами второго элемента ИЛИ на М входов, выход которого соединен с первым входом третьего элемента ИЛИ и прямым входом блока запрета, выход (М+1)-го триггера соединен с вторым входом третьего элемента ИЛИ и инверсным входом блока запрета, вход блока задержки соединен с третьим входом блока сравнения, вторые входы триггеров группы из М триггеров и (М+1)-го триггера соединены с входом управления блока сравнения, первые входы М элементов сложения по модулю два соединены с первым входом блока сравнения, а вторые входы М элементов сложения по модулю два - с вторым входом блока сравнения, выход третьего элемента ИЛИ является первым входом блока сравнения, а выход блока запрета - вторым выходом блока срав1 нения.

4<с

Ь е, 1?б243()

Составитель 11. Помякшева

Редактор А. Козориз Техред А.Кравчук . Корректор М. Иаксимишинец

Заказ 5423/43 Тираж 728 Подписное

BHHHJIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4