Устройство коррекции

 

Изобретение относится к электросвязи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией. Цель изобретения - повьшение точности коррекции. Устройство содержит дискретный вход 1, аналоговый вход 2, регистр 3 сдвига (PC), АЦП 4, сумматоры 5 (С) по модулю два, блок 6 синхронизации, блок 7 памяти (БП), PC 8 и 9, перемножители 10, С 11, регистр 12 хранения. Импульсный сигнал из линии связи на приемной сто- ; роне дельта-модуляц.системы поступает с входа 1 на вход PC 8, предназначенный для хранения последних N элементов входной двоичной последовательности . С 5 формируют из N-эле (Л Na N9 СП 1ч9 СО nj СО

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1

„„SU„„325294 (51) 4 Н 04 В 3/04

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

1 съ

ОПИОАНИЕ ИЗОБРЕТЕНИЯ ц

Н А STOPCHQMY СВИДЕТЕЛЬСТВУ (2 i ) 3814638/24-09 (22) 22. t 1.84 (46) 23.08.86. Вюл. Р 31 (71) Всесоюзный заочный электротехнический институт связи (72) В.А.Самарин (S3) 621.372.542(088.8) (56) Авторское свидетельство СССР

У 881985, кл. Н 03 Н 15/02, 1981.

Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигналов. N.: Млр, 1978, с.598-600. (54) УСТРОЙСТВО КОРРЕКЦИИ (57) Изобретение относится к электросвязи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией. Цель изобретения — повышение точности коррекции. Устройство содержит дискретный вход 1, аналоговый вход 2, регистр 3 сдвига (РС), АЦП 4, сумма- торы 5 (С) по модулю два, блок 6 синхронизации, блок 7 памяти (БП), РС 8 и 9, перемножители 10, С 11, регистр 12 хранения. Импульсный сигнал из линии связи на приемной стороне дельта-модуляц.системы поступает с входа 1 на вход PC 8, предназначенный для хранения последних N элементов входной двоичной последовательности. С 5 формируют из N ýëå- Ж

125294 ментной комбинации дельта-последовательности адреса набора весовых коэф., хранящегося в БП 7 и соответствующего типу искажений аппроксимирующего сигнала. БП 7 хранят числа, представляющие собой двоично-закодированные значения весовых коэф, и образующих N-элементную импульсную х-ку, соответствующую определенному типу искажений. PC 9 предназначен для хранения в пределах одного такта работы значений выбранных весовых коэф. и сдвига этих значений для их последовательного перемножения с отсчетами аппроксимирующего сигнала, которые хранятся в PC 3. 1 ил.

10

Изобретение относится к электросвязи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией.

Цель изобретения — повышение точности коррекции.

На чертеже представлена структурная электрическая схема устройства коррекции.

Устройство содержит дискретный вход 1, аналоговый вход 2, первый регистр 3 сдвига, аналого-цифровой преобразователь 4, сумматоры 5 по модулю два, блок 6 синхронизации, блоки 7 памяти, второй 8 и третий 9 регистры сдвига, перемножитель 10, сумматор 11 и регистр 12 хранения.

Устройство коррекции работает следующим образом.

Импульсный сигнал из линии связи на приемной стороне дельта-модуляционной системы поступает с дискретного входа 1 на вход второго регистра 8 сдвига. Каждый цикл работы устройства коррекции начинается с приходом на дискретный вход 1 очередного элемента импульсной последовательности.

Второй регистр 8 сдвига предназна чен для хранения последних И элементов входной двоичной последовательности.

Сумматоры 5 по модулю два предназначены для формирования из N-элементной комбинации дельта-последовательности адреса набора весовых коэффициентов, хранящегося в блоках 7 памяти и соответствующего типу искажений аппроксимирующего сигнала.

Блоки 7 памяти необходимы для хранения чисел, представляющих собой двоично закодированные значения весовых коэффициентов и образующих N-эле-, ментную импульсную характеристику, соответствующую определенному типу искажений.

Третий регистр 9 сдвига предназначен для хранения в пределах одного такта работы значений выбранных весовых коэффициентов и сдвига этих значений для их последовательного перемножения с отсчетами аппроксимирующего сигнала, которые хранятся в первом регистре 3 сдвига, Каждый элемент входной импульсной последовательности с помощью сигнала записи запоминается во втором регистре 8 сдвига, все предыдущие элементы в котором в этот момент сдвигаются.

Таким образом, содержимое второго регистра 8 сдвига обновляется на один элемент за каждый такт работы декодера. Тип искажений аппроксимирующего сигнала отражается в структуре конечных Н-элементных комбинаций дельтапоследовательности. Количество воз можных вариантов искажений определяется разрядностью N второго регистра 8 сдвига и равно 2 . Однако за счет

М того, что инверсные комбинации свидетельствуют об одном и том же характере искажений возрастающей и убывающей волны, которому соответствует одна импульсная характеристика, становится возможным .уменьшить максимальный адрес блоков памяти вдвое. Сумма35 торы 5 по модулю 2 не изменяют значения адреса при нулевом значении на

N-м выходе второго регистра 8 сдвига (старший разряд) и инвертируют двоичный код адреса, когда íà его N-м выходе оказывается единица, указывающая на то, что значение адреса превышает скисло 2 — 1. С приходом на адресные .

125294? этом выход первого регистра сдвига и з обре теиия

Формула

Составитель Ш. Эвьян

Редактор A.Êîçîðèç Техред Л.Сердюкова Корректор А.Зимокосов

Заказ 4631/57 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Чосква, Ж-35, Раушская наб., д. 4/5

Произволственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4 з входы блоков 7 памяти очередного значения адреса на их информационных выходах появляются отсчеты импульсной характеристики, выбранной для обработки аппроксимирующего сигнала .

В процедуре коррекции могут принимать участие не все N отсчетов аппроксимирующего сигнала, хранящиеся в первом регистре сдвига. Поэтому число вторых блоков памяти может быть меньше или равно N. Соответственно этому числу количество эле,ментов задержки первого регистра сдвига 3 тоже будет меньше или равно

N, При выявлении определенной вход- f5 ной импульсной комбинации в третий регистр 9 сдвига будут записаны соответствующие двоичные коды весовых коэффициентов. Эти коды последовательно с помощью сдвигающих импуль- 20 сов перемнажаются с двоичными кодами соответствующих отсчетов аппроксимирующего сигнала и результаты поступают на последовательно соединенные сумматор 11 и регистр 12 хранения, 25 где происходит накопление произведений. После окончания процедуры накопления результат, представляющий со-.. бой откорректированное значение одного отсчета аппроксимирующего сиг- З0 нала, может быть считая в цифроаналоговый преобразователь (не показан) или в цифровом виде поступать на вы-,: ход устройства коррекции.

Устройство коррекции содержащее последовательно соединенные первый регистр сдвига, перемножитель, сумматор и регистр хранения, выход которого является выходом устройства коррекци., и блок синхронизации, нри соединен со своим первым входом, выход регистра хранения соединен с вторым входом сумматора, о т л и ч а ющ е е с я тем. что, с целью повышения точности коррекции, введены второй регистр сдвига, первый вход которого является дискретным входом устройства коррекции, (N — 1) сумматоров по модулю два, N блоков. памяти, третий регистр сдвига и аналого-цифровой преобразователь, первый вход которого является аналоговым входом устройства коррекции, при этом каждый из (N — 1) выходов второго регистра сдвига соединен с первым входом соответствующего сумматора по модулю два, объединенные вторые вхо-, ды которых соединены с М-м выходом второго регистра сдвига, а выходы соединены с объединенными соответствующими входами блоков памяти, выходы каждого из которых соедйнены с соответствующими входами третьего регистра сд ига, выход которого соединен с вторым входом перемножителя, выход аналого-цифрового преобразователя соединен с вторым входом первого регистра сдвига, первый тактовый вход которого соединен с первым тактовым входом третьего регистра сдвига и с первьпк выходом блока синхронизации, второй выход которого соединен с объединенными тактовыми входами второго регистра сдвига, аналого-цифрового преобразователя и с первым тактовым входом регистра хранения, второй тактовый вход которого соединен с третьим выходом блока синхронизации, четвертый выход которого соединен с объединенными вторыми входами первого и третьего регистров сдвига.