Использование: техника электросвязи, цифровые адаптивные приемники дискретных сигналов с многопозиционной амплитудно-фазовой модуляцией. Сущность изобретения: особенностью данного адаптивного цифрового корректора является то, что сигнал управления на подстройку аттенюаторов вырабатывается путем сравнения аргументов принимаемого элемента сигнала и опорного колебания после умножения на 2M , в результате чего сохраняется его работоспособность как для сигналов с M-кратной фазовой модуляцией, так и для сигналов с комбинированными амплитудой и фазовой модуляцией. 1 ил.
Изобретение относится к технике электросвязи и предназначено для использования в цифровых адаптивных приемниках дискретных сигналов с многопозиционной амплитудно-фазовой модуляцией (АФМ).
Цель изобретения - расширение класса обрабатываемых сигналов.
На чертеже приведена структурная схема устройства.
Корректор содержит фильтры 1 и 2, каждый из которых содержит линию задержки с N отводами 3
1-3
N-1, 4
1-4
N-1, аттенюаторы 5-8 и сумматоры 9, 10, N блоков управления 11, в которые входят перемножители 12-15, сумматор 16 и блок вычитания 17. Кроме того, корректор содержит перемножители 18 и 20, блоки вычисления аргумента 19 и 24, блок вычитания 21, умножители на 2
м 22 и 23.
Устройство работает следующим образом.
Цифровой сигнал в виде двух составляющих (синфазной - Х
s(i) и квадратурной Х
с(i) поступает на входы линий задержки.
Сигналы с отводов синфазной линии задержки через синфазные аттенюаторы 5 поступают на вход сумматора синфазного подканала 9. Путем оптимального выбора параметров аттенюаторов 5 компенсируется собственная межсимвольная интерференция в синфазном подканале. Переходная межсимвольная интерференция от квадратурного подканала компенсируется путем подачи через аттенюаторы 8 на другой вход сумматора 9 сигналов с отводов квадратурной линии задержки.
Сигналы с отводов квадратурной линии задержки через синфазные аттенюаторы 6 поступают на вход сумматора 10 квадратурного подканала. Выбором оптимальных значений параметров аттенюаторов 6 компенсируется собственная межсимвольная интерференция в квадратурном подканале. Переходная межсимвольная интерференция от синфазного подканала компенсируется путем подачи через аттенюаторы 7 на другой вход сумматора 10 сигналов с отводов синфазной линии задержки. Откорректированный двумерный сигнал [Y
s(i), Y
c(i)] поступает на входы решающей схемы (на чертеже не показана).
Модификация коэффициентов усиления С
sn, C
cn адаптивного корректора осуществляется с помощью блоков управления, в которых вырабатываются сигналы на подстройку аттенюаторов в соответствии с алгоритмом адаптации: C
sn(i+1) = C
sn(i) -

(i)[Y
s(i)X
c(i-n) - - Y
c(i)

X
s(i-n)] C
cn(i+1) = C
cn(i) -

(i)[Y
s(i)X
s(i-n) + + Y
c(i)X
c(i-n)] n =

где С
sn(i+1), C
sn(i) - значение коэффициентов передачи синфазных аттенюаторов, включенных в n-ых отводах линий задержки на (i + 1)-м и i-м шагах адаптации; С
сn(i+1), C
cn(i) - значение коэффициентов передачи квадратурных аттенюаторов, включенных в n-ые отводы линий задержки на (i + 1)-м и i-м шагах адаптации; Y
s(i), Y
c(i) - синфазная и квадратурная составляющие отфильтрованного сигнала; Х
s(i-n), X
c(i-n) - синфазная и квадратурная составляющие входного сигнала на n-м отводе линии задержки;

- постоянный множитель, определяющий скорость адаптации (на чертеже не показан);
N - 1 - число звеньев задержки фильтра;

(i) - фазовая ошибка, определяемая отклонением вектора сигнала на выходе корректора от идеального положения.
Формула изобретения
ЦИФРОВОЙ АДАПТИВНЫЙ КОРРЕКТОР, содержащий фильтр синфазного подканала и фильтр квадратурного подканала, каждый из которых содержит многоотводную линию задержки, синфазные и квадратурные аттенюаторы и сумматор, блок вычитания, два перемножителя и N блоков управления, каждый из которых содержит четыре перемножителя и сумматор, при этом выход первого перемножителя соединен с первым входом сумматора, второй вход которого соединен с выходом четвертого перемножителя N блоков управления, входы многоотводных линий задержки являются входами цифрового адаптивного корректора, а отводы многоотводной линии задержки фильтра синфазного подканала через синфазные аттенюаторы соединены с первым входом сумматора фильтра синфазного подканала, а через квадратурные аттенюаторы соединены с первым входом сумматора фильтра квадратурного подканала, отводы многоотводной линии задержки фильтра квадратурного подканала через синфазные аттенюаторы соединены с вторым входом сумматора фильтра квадратурного подканала, а через квадратурные аттенюаторы соединены с вторым входом сумматора фильтра синфазного подканала, каждый отвод многоотводной линии задержки фильтра синфазного подканала соединен с первыми входами первого и третьего перемножителей N блоков управления, а каждый отвод многоотводной линии задержки фильтра квадратурного подканала - с первыми входами второго и четвертого перемножителей соответствующего блока управления, вход первого перемножителя соединен с выходом сумматора фильтра синфазного подканала, вход второго перемножителя соединен с выходом сумматора фильтра квадратурного подканала, выход блока вычитания соединен с вторыми входами обоих перемножителей, выход первого перемножителя соединен с вторыми входами первого и второго перемножителей N блоков управления, выход второго перемножителя соединен с вторыми входами третьего и четвертого перемножителей каждого блока управления, а выходы сумматоров фильтра синфазного и квадратурного подканалов являются выходами цифрового адаптивного корректора, отличающийся тем, что, с целью расширения класса обрабатываемых сигналов, введены два умножителя на 2
M, два блока вычисления аргумента и в каждом блоке управления - блок вычитания, при этом первый вход блока вычитания в каждом блоке управления соединен с выходом третьего перемножителя, второй вход - с выходом второго перемножителя блока управления, а выход соединен со вторым входом соответствующего синфазного аттенюатора фильтра синфазного подканала и с вторым входом соответствующего синфазного аттенюатора фильтра квадратурного подканала, выход каждого сумматора N блоков управления соединен с вторыми входами соответствующих квадратурных аттенюаторов фильтров синфазного и квадратурного подканалов, входы первого вычислителя аргументов соединены с выходами цифрового адаптивного корректора, входы блока вычитания через умножители на 2
M соединены с выходами блоков вычисления аргумента, входы второго вычислителя аргумента соединены с входами синфазных и квадратурных отсчетов опорного колебания.
РИСУНКИ
Рисунок 1