Перемножитель двух электрических сигналов

 

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Перемножитель двух элекрических сигналов содержит первый безынерционный умножитель 8, подключенный входами к выходам первого и йторого модуляторов 3 и 4, входы которых являются Блюдами первого и второго сигналов-сомножителей. Перемножитель содержит также соединенные последовательно демодулятор 7 и фильтр нижних частот 11, выход 12 которого является вьгходом перемножителя, и второй безьшерционный перемножитель 9, к входам которого подключены выходы третьего и четвертого модуляторов 5 и 6. Выходы первого и второго безынерционных перемножителей 8, 9 подключены к входам сумматора 10, выход которого подключен к входу демодулятора 7. Соответствуюпще выходы блока синхронизации 13 подключены к управляющим вхо- § дам модуляторов 3, 4, 5 и 6 и демодулятора 7. Точность перемножения повы- // шена за счет компенсации погрешности от биений сигналов-сомножителей и сигналов от блока 13. 2 ил. .1

СОК)З СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае ПЮ (50 4 G 06 G 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3839025/24-24 (22) 09.01.85 (46) 23.08.86. Бюл. Н 31 (71) Истринское отделение Всесоюзного научно-исследовательского института электромеханики (72) В.И.Исаев (53) 681.335(088.8) (56) Патент Великобритании Р 1285192, кл. С 4 С, опублик. 1972.

Авторское свидетельство СССР

Ф 1084821, кл. С 06 С 7/16, 1982. (54) ПЕРЕИНОЖИТЕЛЬ ДВУХ ЭЛЕКТРИЧЕСКИХ

СИГНАЛОВ (57) Изобретение относится к электрическим вычислительныи устройствам и может быть использовано в аналоговых вычислительных машинах. Перемножитель двух элекрических сигналов содержит первый безынерционный умножитель 8, подключенный входами к выходам первого и второго модуляторов 3 и 4, входы которых являются входами первого и второго сигналов-сомножителей. Перемножитель содержит также соединенные последовательно демодулятор 7 и фильтр нижних частот 11, выход 12 которого является выходом перемножителя, и второй безынерционный перемножитель 9, к входам которого подключены выходы третьего и четвертого модуляторов 5 и

6. Выходы первого и второго безынерционных перемножителей 8, 9 подключены к входам сумматора 1О, выход которого подключен к входу демодулятора 7.

Соответствующие выходы блока синхронизации 13 подключены к управляющим вхо- 1р

И дам модуляторов 3, 4, 5 и 6 и демодулятора 7. Точность перемножения повышена за счет компенсации погрешности от биений сигналов-сомножителей и сигналов от блока 13. 2 ил.

1252796

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Цель изобретения — повьш ение точности перемножения.

На фиг.1 изображена функциональная схема перемножителя двух электрических сигналов; на фиг.2 — функциональная схема блока синхронизации. 10

Перемножитель содержит входы первого 1 и второго 2 сигналов-сомножителей, первый 3, второй 4, третий 5 и четвертый 6 модуляторы, демодулятор

7, первый 8 и второй 9 безынерционные 15 умножители, сумматор 10, фильтр 11 нижних частот, выход 12, блок 13 синхронизации, первый 14, второй 15, тре1«й 16, четвертый 17 и пятый 18 выходы блока 13 синхронизации, мультивиб- 20 ратор 19, первый 20, второй 21 и третий 22 триггеры, элемент И 23, первый 24 и второй 25 элементы НЕ, Перемножитель двух электрических сигналов работает следующим образом. 25

На выходе демодулятора 7 формируется сигнал, представляющий собой сумму выходных сигналов первого 8 и второго 9 безынерционных умножителей, Суммирование осуществляется в сумматоре 10 с едини шым коэффициентом передачи.

Цикл работы перемножителя двух электрических сигналов состоит из четырех тактов. В первом такте с блока

13 на управляющие входы модуляторов

3-6, являющихся коммутируемыми инверторамн, и демодулятора 7 подаются сигналы, при которых коэффициенты пе40 реда ги первого 3 и второго 4 модуляторов и дсмодулятора 7 устанавливаются равными 1, а коэффициенты передачи третьего 5 и четвертого 6 модуляторов устанавливаются равными -1.

Во втором такте значения коэффи45 циентов передачи первого 3 и четвертого 6 модуляторов устанавливаются равнымп 1, а значения коэффициентов передачи второго 4 и третьего 5 модуляторов и демодулятора 7 устанавливаются равными -1.

В третьем такте значения коэффициентов передачи третьего 5 и четвертого 6 модуляторсв и демодулятора 7 устанавливаются равными 1, а коэффициенты передачи первого 3 и второго 4 модуляторов устанавливаютсяравными -1.

В четвертом такте работы перемно-1 жителя значения коэффициентов передачи второго 4 и третьего 5 модуляторов устанавливаются равными 1, а значения коэффициентов передачи первого 3 и четвертого 6 модуляторов и демодулятора ? устанавливаются равными -1.

Выбирая постоянную времени фильтра

11 нижних частот намного большей цикла работы перемножителя, получаем на выходе 12 усредненное напряжение

11! П, где S — - значения коэффициентов передачи первого 8 и второго 9 безынерционных умножителей, 0;,0 — значения первого и второго сигналов-сомножителей с входов 1 и 2, Из выражения (1) следует, что сигнал на выходе 12 пропорционален среднему значению произведения сигналов-сомножителей, не зависит от сигналов смещения первого 8 и второго 9 безынерционных умножителей и не содержит со" ставляющей погрешности от биений сигналов-сомножителей и сигналов от блока 13 синхронизации.

Благодаря введению третьего 5 и четвертого 6 модуляторов, второго бсзынерционного умножителя 9, сумматора 10 и выбору значений коэффициентов передачи третьего 5 и четвертого 6 модуляторов противоположными по знаку коэффициентам передачи первого 3 и второго 4 модуляторов составляющая погрешности от биений на выходе второго беэы«ерционного умножителя 9 будет иметь противоположный знак по отношению к погрешности от биений на выходе первого безынерционного умножителя 8.

В результате сложения в сумматоре

10 составляющие погрешности от биений исключаются из сигнала на выходе 12, что означает повышение точности перЬмножения.

Формула изобретения

Перемножитель двух электрических сигналов, содержащий первый безынерц«онный умножитель, к первому и второму входам которого подключены выходы соответственно первого и второго модуляторов, входы которых являются входами соответственно первого и второго сигналов-сомножителей перемножителя, соединенные последовательно демодуля тор и фильтр нижних частот, выход ко1торого является выходом перемножителя,.

17 Ж 7б 15 щ

Составитель В.Отраднов

Техред И.Верес

Корректор И.Куска

Редактор В.Петраш

Заказ 4622/50

Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 1252796 4 блок синхронизации, первый, второй и третьего и четвертого модуляторов, вытратий выходы котоРого соединены с уп- ходы которых подключены соответственP авляющими входами соответственно пер- но к первому и второму входам второго вого, второго модуляторов и демодуля- безынерционного умножителя, выходы тора о т л и ч а ю ta и и с я тем, g первого и второго безынерционных умтора, что, с целью повышения точности пере- ножителей соединены с входами суммамножения, в него введены второй без- тора, вью<од к тооого подключен к вхоынерционный умножитель, третий и чет- ду демодулятор,, четвертый и пятый вертый модуляторы и сумматор, пРичем „ыходы блока синхронизации соединены входы первого и втоРого модуляторов 1О с управляющими входами соответственно соединены с входами соответственно третьего и четвертого модуляторов.