Устройство для перемножения электрических сигналов

 

Изобретение относится к электрическим вычислительным устройствам и может быть иснользовано в говых вычислительных машинах. Целью изобретения является повышение точности работы и быстродействия, Устройство для перемножения электричес-. ких сигналов содержит соединенные последовательно первый коммутатор, первый коммутируемый инвертор, первый масштабный резистор и первый операцио1и1ый усилитель, соедшгенные последовательно.второй коммутатор, второй коммутируемьй инвертор, второй элемент с управляемой проводимостью , второй операционный усилитель , третий масштабный резистор, третий операционньш усилитель, нульорган, блок выборки и хранения, пятый масштаб11ый резистор, перйый выход источника опорных напряжений через первый элемент с управляемой проводимостью подключен к инвертирующему входу первого операционного усилителя, выход которого соединен с управляющими входами элементов с управляемой проводимостью, второй выход источника опорных напряжений через инвертор соединен с одним из входов первого коммутатора и. через цифроаналоговый преобразователь - с одним из входов второго коммутатора, блок управления коммутаторами , инверторами, блоком выборки и хранения и преобразователем интервалов времени в код. Цикл работы состоит из трех тактов. В перво - такте преобразование сигналов направлено на вычисление кода промежуточной величины, во втором такте вычисляется резуль ирующий код усредненного значения сигналов - сомножителей, в третьем такте компенсируется аддитивная составляющая погрешности. 2 ил. § (Л с ю « ю QD

СО103 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg y G 06 G 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

У..),1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3823890/24-24

",,(22) 10.12.84 (46) 07.07.86. Бюл. h». 25 (71) Истринское отделение Всесоюзного научно-исследовательского института электромеханики (72) .В.И.Исаев (53) 681.335 (088.8) (56) Патент Японии 1" 49,-21817, кл. 97(8)В12, опублик. 1974.

Авторское свидетельство СССР

9 1091182, кл. G 06 G 7/12, 1983. (54) УСТРОЙСТВО ДЛЯ ПЕРЕМНОЖЕНИЯ

ЭЛЕКТРИЧГСКИХ СИГНАЛОВ (57) Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретения является повышение точности работы и быстродействия, Устройство для перемножения электрических сигналов содержит соединенные последовательно первый коммутатор, первый коммутируемый инвертор, первый масштабный резистор и первый операционный усилитель, соединенные

° It последовательно .второи коммутатор, второй коммутируемый инвертор, второй элемент с управляемой проводиÄÄSUÄÄ 1242991 А1 мостью, второй операционный усилитель, третий масштабный резистор, третий операционный усилитель, нульорган, блок выборки и хранения, пятый масштабный резистор, первый выход источника опорных напряжений через первый элемент с управляемой проводимостью подключен к инвертирующем„ входу первого операционного усилителя, выход которого соединен с управляющими входами элементов с управляемой проводимостью, второй выход источника опорных напряжений через инвертор соединен с одним из входов первого коммутатора и. через цифроаналоговый преобразователь — с одним из входов второго коммутатора, блок управления коммутаторами, инверторами, блоком выборки и хранения и преобразователем интервалов времени в код. Цикл работы состоит из трех тактов. В первом такте преобразование сигналов направлено па вычисление кода прбмежуточной величины, во втором такте вычисляется результирующий код усредненного значения сигналов— сомножителей, в третьем такте компенсируется аддитивная составляющая погрешности. 2 ил.!

15

25

1 12

Изобретение относится к электрохимическим вычислительным устройствам и может быть использовано в анаН логовых вычислительных мап!11нах.

Целью изобретения является ловышенио точности работы и быстродействия.

На фиг, 1 изображее1а функциональная схема устройства для перемножения электрических сигналов; на фиг.2функциональная схема блока управления .

Схема содержит входы 1 и 2 первого и второго сигналов-сомножителей, источник 3 опорных напряжений, инвертор 4, цифроаналоговый преобразователь 5, шину 6 нулевого потенциала, первый 7 и второй 8 коммутаторы, блок 9 управления, первый 10 и второй 11 коммутируемые инверторы, первый 12 и второй 13 масштабные резисторы, первый 14 и второе! 15 элемен г!ë !- управляемой проводимОстью Ipp вый 16, второй 17 н третий 18 операцион:1ые усилители, третий 19, четвертый 20 и пятый 21 масштабные резисторы, накопительный конденса гор 22, нуль †орг 23, блок 24 выборк!! и хранения, преобразователь 25 интервала времени в код, кодовы11 выход 26 устройства, первые! 27, II горой 28 и третий 29 входы блока управпения, первый 30, второй 31, третий

32 и четвертый 33 выходы, шину 34 запуска блока управления, блок 35 вы !е.!Ее!1!Ея периода, первый 36 и второй

37 ключи, первый 38, второй 39, тре11 и 40 и четвертый 41 триггеры, первый А!2, второй 43 и третий 44 элементы 1!ЛИ, первые1 45 и второй 46 блоки временной задержки, элемент И 47, Цикл работы устройства для перемножения электрических сигналов состоит из трех тактов.

В первом такте с блока 9 управления с первого выхода 30 выдается команда, по которой к Входам первого и второго коммутируемых инверторов

10 и 11:подключаются! с помощью первого и второго коммутаторов 7 и 8 первый и второй сигнал-сомножители с входов 1 и 2, В первой половине первого такта значения коэффициентов передачи первого и второго коммутируемьЕХ инверторов 10 и 11 устанавливаются равными единице! с помощью команды; выдаваемой блоком 9 управления с четвертого выхода 33. С первого выхода источника 3 опорных напряжений сигнал

42991 2 через первый элемент с управляемой проводимостью 14 поступает на первый операционный усилитель 16. С выхода первого коммутируемого инвертора 10 на первый операционный усилитель 16 поступает 1;ервый сигнал-сомножитель, Выходным напряжением первого операце1онного ус11ле1теля 16 регулируется проводимость первого и второго элементов с управляемой проводимостью

14 и 15 до равенства проводимости °

Второй операционный усилитель 17 с вторым масштабным резистором 13 образуют преобразователь напряжения в ток., Выходной сигнал второго операционного усилителя 17 интегрируется с помощью третьего операционного усилителя 1.8 и накопительного конденсатора 22, Бо второй половине первого такга блок 9 управления устанавливает коэффициенты передачи первого и втор 01 О IcОммуте1ру(мых ИIIверторОВ 10 и

1 1 раЕИ1ыме1 1

Преобразования сигналов в это время происходят аналогично, но с учетом знака коэффициентов передачи, При этом пропсхоДит компенсация напряжеЕИ!л смещен!и иа выходе второго

oI!epa1f1IoII!IoIo усилителя 17 током противоположного знака, создаваемого напряжением с блока 24 выборки и хранения на пятом масштабном резисторе 21. Напряжение блока 24 выборки и хранения определяется в предыдущем цикле работы при замь1каНПII ВХОДОВ ПЕРВОГО 11 BTOPOI Î КОММУтаторов 7 и 8 на шину 6 нулевого потенциала. В выходном íàпряжении третьего операционного усилителя 18 (т,е. Выходе интегратора) исключаются составляющие, содержащие коэффициенты передачи первого и второго коммутируемых инверторов 10 и так как они по окончании первой половины такra изменяют знак на противоположный. С помощью преобразователя 25 интервала времени в код определяется цеЕфроеес1ее код длительности первого такта.-По окончании первого такта цифровой код передается на управляющий вход це1фроаналогового преобразователя 5.

Затем начинается второй такт работы, в течение которого к входам первого и второго коммутируемых инверторов 10 и 11 с помощь!о первого и второго коммутаторов 7 и 8 по коман3 1242 де с блока 9 управления подключаются опорные напряжения противоположной полярности с выходов источника 3 опорных напряжений. Пакопительный конденсатор 22 разряжается до пулево5

ro уровня, который фиксируется с помощью нуль-органа 23 и является моментом окончания второго такта. При этом на выходе 26 формируется цифровой код

10 (1) где U< U< — среднее значение произведения первого и второго сигналов-сомножителей;

К вЂ” коэффициент нреобразоваN = К. Ц.г Ug

55 ния;

U4 U — значения напряжений ггер 0 вого и второго сигналовсомпожителей с входов

l и? °

Из выражеиия (1 ) следует, что цифроггой код пропорционален среднеиу значению Роизведенпя сигналовсомножителей. (\

В вьгходпои сигнале отсутствует аддитивная составляющая погрешности, составляющая погрешности от пелиней30 ности, как результат сглещения операционных усилителей и постоянн 1sl составляющая.

В третьегл такте работы входы первого и второго коммутируемых инверторов 10 и ll с помощью первого и 35 второго коммутаторов 7 и 8 по команде с блока 9 управления подключаются к шине нулевого потенциала. К выходу ,нуль-органа 23 подключается вход блока 24 выборки и хранения, на которои 40 запоминается аддитивпая составляющая погрешности. В первом и втором тактах вход блока 24 выборки и хранения

;отключается от выхода нуль-органа 23, выходное напряжение которого коипен- 45 сирует аддитивную составляющую погрешности.

Первый и второй сигналы-соиножители должны иметь одинаковьге или кратные целому числу периоды. 50

Блок управления работает следующии образом.

По команде "Пуск", подаваемой на раздельный вход тирггера 38 через первый элемент ИЛИ 42 с шины 34, тригтер 38 переходит в состояние, при котором второй ключ 37 открывается, а первый ключ 36 закрывается.

9о1 cf

При зтои с выхода блока 35 выделения периода 35 короткие импульсы с периодом, равныи большему периоду сигнала-сомножителч (если периоды сигналов«сомножителей не равны), поступают па раздельный вход третьего трпг г ера 40. Третий триггер 40 переходит в состояние, которое соответствует первому такту работы.

Одновременно с началом первого такта через элемент ИЛИ 43 запускается первый блок 45 временной задержки и четвертый триггер 41 через элемент

ИЛИ 44 переходит в- состояние, не соответствующее второму такту. Длительность задержки первого блока 45 временной задержки выбирается равной половине максимального периода сигнала-сомножителя.

По окоггчаппш времени задержки первыи триггер 38 перерводится в состояние, при котором первый ключ 36 открывается, а второй ключ 37 закрываетсл. Тогда первый импульс с блока 35 выделения периода переведет второй триггер 39 в противоположное состоягггге, так как он поступает па его счетггьгй вход. Выходное напряжение второго триггера 39 поступает на четвертый выход 33 блока управления. IIeрепадом напряжения с другого выхода второго триггера 39 запускается первый блок 45 временной задержки и первый триггер 38 переходит и состояние, при котором первый ключ 36 закрывается, а второй ключ

37 открывается. Третий триггер 40 в этом случае остается в исходном состоянии, т.е. не переключается.

По окончании времени задержки первый триггер 38 открывает первый ключ

36 и закрывает второй ключ 37. Второй о г1.иг гср 39 переходит в новое состоя ние с первым импульсом, приходящим от блока 35 выделения периода.

Однако с выхода второго триггера 39 импульс возвращает только третий триггер 40 в состояние, соответствующее окончанию первого такта. Первый блок 45 временной задержки и первый триггер 38 в этои случае не подвергаются вклвченияи. Напряжение управления работой коммутаторов в первом такте подае;"ся на первый выход 30 с выхода первого триггера

3S. С окончанием первого такта запускается четвертый трггггер 4! и пачи-. нается второй такт работы. Окончание второго такта фиксируется им5 12 пульсом с нуль-органа 23 путем переключения четвертого триггера 41 через элемент ИЛИ 44. Напряжение управления коммутаторами во втором такте подается на второй выход 31 с выхода четвертого триггера 41.

После окончания первых двух тактов начинается тре1 ий такт, который выявляется элементом И 47. Напряжение управления третьим тактом подается на третий выход 32. Одновременно с началом третьего такта запускается второй блок 46 временной задержки, длительность времени задержки которого выбирается (5-10 мс), достаточной для окончания переходных процессов в устройстве и блоке 24 выборки и хранения. По окончании времени задержки запускается новый цикл работы.

Положительный эффект заключается в повышении точности и улучшении динамических свойств устройства.

Исключение аддитивной составляющей погрешности, а также составляющей погрешности от нелинейности позволяет перемножать переменные сигналы, содержащие постоянную составляющую.

Исключение зависимости коэффициента передачи от частоты" путем выделения целого числа периодов для интегрирования и деления результата интегрирования на длительность времени интегрирования с помощью цифроаналогового преобразователя позволяет также получить высокое быстродействие в широком диапазоне частот сигналов-сомножителей.

Формула изобретения

Устройство для перемножения электрических сигналов, содержащее первый и второй коммутаторы, первые входы которых являются соответственно входами первого и второго сигналов-сомножителей устройства, источник опорных напряжений, первый выход которого через первый элемент с управляемой проводимостью подключен к инвертирующему входу первого операционного усилителя, неинвертирующий вход которого соединен с шиной нулевого потенциала, второй элемент с управляемой проводимостью, выход которого подключен к инвертирующему входу второго операционного усилите ля, неинвертирующий вход которого соединен с шиной нулевого потенциала, 42991 б первый масштабный резистор, первый вывод которого соединен с инвертирующим входом первоro операционного усилителя, выход которого подключен к управляющим входам первого и второго элементов с управляемой проводимостью, второй масштабный резистор, выводы которого подключены к инвертирующему входу и выходу второго операционного усилителя, выход которого через масштабный резистор соединен с инвертирующим входом третьего операционного усилителя и с первой обкладкой накопительного конденсатора, вторая обкладка которого соеди!

О

15 нека с выходом третьего операционного усилителя и входом нуль-органа, выход которого подключен к первому входу блока управления, первый и второй выходы которого подключены соответственно к первому н второму управляющим входам первого и второго коммутаторов, второй выход источника опорных напряжений через инвертор соединен с вторым входом первого коммутатора, неинвертирую- . щий вход третьего операционного у-сн20

25 лителя соединен с шнпой нулевого потенциала, о т л н ч а ю щ е е с я тем, что, с целью повышения точности работы и быстродействия, в него введены первый и второй коммутируемые инверторы, четвертый и пятый масштабные резисторы, блок выборки и хранения, преобразователь интерва35 ла времени в код и цифроаналоговый преобразователь, причем выход первого коммутатора через первый коммутируемый инвертор соединен с вторым выводом первого масштабного резистора, первый вывод которого через четвертый масштабный резистор соецинен с выходом инвертора, второй выход источника опорных напряжений через цифроаналоговый преобразователь соединен с вторым входом второго коммутатора, выход второго коммутатора через второй коммутируемый инвертор подключен к входу второго элемента с управляемой проводимостью, первые входы первого и второго коммутаторов соединены соответственно с вторым и третьим входами блока управления, выход нуль-органа через соединенные последовательно блок выборки и хранения и пятый масштабный резистор подключен к ипвертирующему входу третьего операционного усилителя, третьи управля1 242991 ющие входы первого и второго коммуTa oÐÎÂ и управляющий вход блока выборки и хранения соединены с третьим выходом блока управления, четвертый выход которого соединен с управляющими входами первого и второго коммутируемых инверторов, третьи входы первого и второго коммутаторов соединены с шиной нулевого потенциала, второй выход блока управления подключен к входу преобразования интервала времени s код, выход которого подключен к управляющему входу цифроаналогового преобразователя и является кодовым выходом устройства, причем блок управления содержит первый и второй ключи, четыре триггера, три элемента ИЛИ, элемент И, два блока временной задержки и блок выделения периода, выход которого подключен к входу первого и второго ключей, первый и второй выходы первого триггера соединены с управляющими входами соответственно первого и второго ключей, выход первого ключа подключен к входу второго триггера, выход второго ключа .соединен с входом третьего триггера, выход первого элемента ИЛИ подключен к первому входу первого триггера, к второму входу которого подключен выход перво го блока в р е ме иной з адержки, к входу которого подключен выход второго элемента ИЛИ, выход второго триггера соединен с входом третьего триггера и первыми входами первого и второго элементов ИЛИ, первый выход третьего триггера подключен к второму входу второго элемента

ИЛИ, к первому входу элемента И и первому входу четвертого триггера, выход которого соединен с вторым входом элемента И, выход которого через второй блок временной задержки подключен к второму входу первого элемента ИЛИ, третий вход которого соедннеп с шиной запуска блока управления, второй выход третьего триггера подключен к первому входу третьего элемента ИЛИ, выход которого соединен с вторым входом четвертого триггера, второй вход третьего .элемента ИЛИ является первым входом б .ока управления, вторым и третьим входами которого являются первый и второй входы блока выделения r-ериода, выходы третьего и четвертого триггеров являются соответственно первым и вторым выходами блока управления, третьим и четвертым выходами которого являются соответственно выходэлемента Ии второготриггера.

1242991

Составитель О.Отраднов

Техред И.Гайдош Корректор А.Обручар

Редактор А, Шандор, Заказ 3708/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие,, r.Óæroðoä, ул.Проектная,4