Устройство для преобразования цифровых сигналов в соответствующие им аналоговые сигналы
Изобретение относится к области вычислительной техники и позволяет повысить точность преобразования за счет снгекення погрешности коэсМпщиента передачи делителя токов при оп- Т1-1мальпом подборе помипалов напр;шенш1 на управляющих электродах МОП- транзисторов . Ток, поступающий с выхода источника 2 тока на вход п-каскадного делителя 6 тока, делится в каждом каскаде 7, состоящем из пяти МОП-транзисторов, на два. Одна часть тока поступает через МОП-транзистор 12 на вход следзтощего более младшего каскада, а друг ая т-1асть тока в зависимости от сигнала (отпирающего илп запирающего), поданного па транзисторы 8, 9 и 10, .11, либо поступают на 1П1вертиру ощпе вход усрглителя 3, либо на пулевую ипшу. Токи, поступипише на инвертируюии й вход усшттеля 3, складываются и преобразуются на его. выходе в напряжение, пронордиональное входному коду. яп. С «5 Ю СО 00 00 бьнаЗ
СО1ОЭ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51) 4 II 03 И I /66
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2807703/24-24 (22) 30,08.79 (31). Р2838310.0 (32) 01.09 ° 78 (33) РЕ (46) 23.05.86. Бюл. 11 19 (71) Сименс АГ (DE) (72) Фритьоф фон Зихарт (DE) (53) 681.325(088.8) (56) Электроника, 1972, т. 45, Р 6, с. 87, фиг. 5;
ТЕБЕ International БоХЫ-State
Circut Conference, Digest of Techniса1 Рарев, 1978, р. 187. (54) УСТРОЙСТВО ДЛЯ IIPEOBPA30BAIIII 1 °
ЦИФРОВЫХ СИГНАЛОВ В СООТВЕТСТВУ!ОЩ1Е
HM АНАЛОГОВЫЕ СИГНАЛЫ (57) Изобретение относится к области вычислительной техники и позволяет повысить точность преобразования за
„„SU„„123382О А счет снижения погрешности козффициента передачи делителя токов при оптимальном подборе номиналов напряжений на управляющих злектродах 11ОПтранзисторов. Ток, поступающий с выхода источника 2 тока на вход п-каскадного делителя б тока, делится в ко;дом каскаде 7, состоящем из пяти
11ОП-транзисторов, на два. Одна часть тока поступает через 110П-транзистор !2 на вход следующего более младшего каскада, а другая часть тока в зависимости от сигнала (отпирающего плп запирающего, поданного на транзис;оры 8, 9 и 10, Il, либо поступаkcI на 1п1вертирующпе вход ; силптеля 3, либо kk 7 kkp Jles; lo k I,kk у . Tok(H поступив — шие на инвертируюшпй вход усилите— ля 3, складываются и преобразуются на его выходе в напряжение, пропор диональное вхо II!oi гу код) . 1 ил.
1233820
Формула изобретения
Составитель А. Симагин
Редактор Р. Цицика Техред Л.Олейник Корректор >!. Макснмишинец
Заказ 2790/60 Тираж 816 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, )К-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 воляет достичь высокой точности деления токов по двоичному закону в делителе 6 и эа счет этого снизить погрешность преобразования кода в аналоговый сигнал.
Устройство для преобразования цифровых сигналов в соответствующие им аналоговые сигналы, содержащее источник напряжения, источник тока, операционный усилитель с резистором в цепи обратной связи, и узлов управления и и-каскадный делитель тока, каждый каскад которого выполнен на пяти МОП-транзисторах, а в каждом каскаде делителя тока первый вывод первого МОП-транзистора подключен к инвертирующему входу операционного усилителя, который через резистор в цепи обратной связи соединен с выходом операционного усилителя и выходной шиной, второй вывод первого
МОП-транзистора подключен к первому выводу второго МОП-транзистора, первый вывод третьего МОП-транзистора соединен с нулевой шиной источника тока и неинвертирующим входом опе1 рационного усилителя, второй вывод третьего МОП-транзистора подключен к первому выводу четвертого МОП-транзистора, первый вывод пятого МОПтранзистора подключен к вторым выводам второго и четвертого МОП-транзисторов, второй вывод пятого МОПтранзистора соединен с вторыми вы— водами второго и четвертого МОП вЂ транзисторов соседнего младшего каскада, вторые выводы второго и четвертого
МОП-транзисторов старшего каскада соединены с выходной шиной источника тока, второй вывод пятого МОП-транзис1ора самого младшего каскада соединен с первым выводом шестого
10 МОП-транзистора, второй вывод кото) рого соединен с неинвертирующим входо» операционного усилителя, выход источника напряжения подсоединен к управляющим выводам пятого и шестого
МОП-транзисторов, о т л и ч а ю щ е е с я тем, что, с целью повышения точности преобразования, узел управления выполней в виде переключающего устройства с одним входом и двумя
2р выходами, причем вход каждого переключающего устройства соединен с выходом того же источника напряжения ипи другого источника такого же напряжения, прн этом первый выход каждого переключающего устройства соединен с управляющими выводами первого и второго МОП вЂ транзистор cooTBeTct вующего каскада делитепя тока, второй выход переключающего устройства соединен с управляюп(ими выводами третьего и четвертого МОП-транзисторов соответствующего каскада делителя тока, я шины вход ного кода поцключе Jbl к управ- ляющим входам переключающих уст
>ойств.


