Устройство для воспроизведения функций

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение устройства за счет сокращения объема памяти. Устройство содержит генератор тактовьк импульсов, блок синхронизации, входной коммутатор, выходной суммирующий усилитель и цифроаналоговые блоки умножения. При формировании промежуточных значений функции на каждом подынтервале интерполяции для каждого из блоков умножения необходимо хранить в памяти соответствующий набор коэффициентов преобразования . Упрощение устройства достигается за счет сокращения памяти на основе использования группы регистров для задания коэффициентов преобразования для двух блоков умножения одновременно при взаимообратном порядке и подключения регистров группы к входам указанных блоков умножения через соответствующие коммутаторы. 1 з.п. ф-лы, 5 ил. (О to iNd СО 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

15ц 4 G 06 G 7/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3805875/24-24 (22) 23.10.84 (46) 07.05.86. Бюл. № 17 (71) Андроповский авиационный технологический институт (72) Ю.Д. Иаботинский (53) 681.335(088.8) (56) Авторское свидетельство СССР

¹ 842853, кл. G 06 G 7/26, 1979.

Авторское свидетельство СССР № 911561, кл, G 06 G 7/30, 1980.

Авторское свидетельство СССР

1125632, кл. G 06 G 7/30, 1983. (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ

ФУНКЦИЙ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение устройства за счет сокращения объема памяти.

„.SU„„1229780 А1

Устройство содержит генератор тактовых импульсов, блок синхронизации, входной коммутатор, выходной суммирующий усилитель и цифроаналоговые блоки умножения. При формировании промежуточных значений функции на каждом подынтервале интерполяции для каждого из блоков умножения необходимо хранить в памяти соответствующий набор коэффициентов преобразования. Упрощение устройства достигается за счет сокращения памяти на основе использования группы регистров для задания коэффициентов преобразования для двух блоков умножения одновременно при взаимообратном порядке и подключения регистров rруппы к входам указанных блоков умножения через соответствующие коммутаторы. 1 з.п. ф-лы, 5 ил.

1229780

Изобретение относится к автомати- ке и вычислительной технике и может найти применение для вычисления

В-сплайнов вида

s(t) = s t + ь t + cñ+ а,, 1, и-, (!) где а„, Ь, с„, d., — коэффициенты сплайна;

t — нормированное значение аргумента (времени), t F=(,0,1); 10 n — число подынтервалов представления функции, по значениям интерполирующих коэффициентов у, заданных в виде кодов в узлах равномерной сетки 0,1,2,...,n, 15

n+1 и связанных с узловыми значениями ординат f воспроизводимой функции соотношением вида

1 (у + 4у. + у ) (2)

6 )-) ) . )(1 20

Цель изобретения — упрощение устройства за счет сокращения объема памяти.

На фиг. 1 изображена блок-схема устройства для воспроизведения функ- 25 ций; на фиг. 2 — схема цифроаналогового блока умножения; на фиг. 3— схема кодоуправляемого резистора; на фиг. 4 — схема блока синхронизации; на фиг. 5 — схема входного коммута- 30 тора.

Устройство для воспроизведения функций содержит (фиг. 1) генератор 1 тактовых импульсов, блок 2 синхрони- 35 зации, входной коммутатор 3, выходной суммирующий усилитель 4, с первого по четвертый цифроаналоговые блоки 58 умножения, с первого по четвертый коммутаторы 9-12 кодов, первую 13 . 40 и вторую 14 группы регистров памяти.

В качестве источника кодов узловых значений интерполирующих коэффициентов может быть использована дополнительная группа 15 регистров памяти. 45

Каждый иэ цифроаналоговых блоков 5-.8 умножения выполнен (фиг. 2) на четырех кодоуправляемых резисторах 17-19, первый вывод первого из которых соединен с шиной Е опорного 50 напряжения, причем каждый из кодоуправляемых резисторов 16-19 выполнен (фиг.3) на группе из (+1)-ro элементов И 20 (где () +1) — разрядность управляющего кодa) и группе 55 из (т+1)-го резисторов 21 с проводимостью, изменяющейся по закону

У., = Y.„2, j = 0,(где )"., — проводимость первого резистора.

Блок 2 синхронизации (фиг, 4) содержит элемент И 22, первый счетчик 23 на К состояний, первый дешиф- ратор 24, второй счетчик 25 íà (n-1) состояние, второй дешифратор 26, источник 27 напряжения запуска, кнопку 28 и триггер 29.

Входной коммутатор 3 содержит 4 (п-1) группы элементов И 30, соединенные между собой соответствующим образом (фиг. 5).

Принцип действия устройства основан на воспроизведении функции на текущем 1-м интервале интерполяции с помощью выражения вида с, (t) (< .у .((у +

6 " )+

+ „у,,), (3)

--r где (.,,,,(. и (.„ — коэффициенты преобразования, связанные с текущим значением аргумента t, выражениями вида з

-3t + 3tñ + 3t + 1 (4) (.з= -3t + 6 — 4 (1 — t) .

Так как на каждом -м подынтервале )(нтерполяции t E.Г 0,11, то для системы (3) выполняются условия (5) ,(t) =, (1-t)l

Поэтому для воспроизведения на каждом ,)-м подынтервале интерполяции К промежуточных значений функции (в точках g = 0,1/g, 2/K,...,1, где К целое число) предварительно для моментов t вычисляются по первому и второму соотношениям системы (4) значения коэффициентов преобразования „(.1,) и (t.;), которые заносятся в первую 13 и вторую 14 группы регистров памяти.

Устройство работает следующим образом.

В исходном состоянии счетчики 23 и 25 блока 2 синхронизации обнулены, на управляющий вход коммутаторе 3 поступает сигнал дешифратора 26 (соответствующий нулевому состоянию счетчика 25), а на управляющие входы коммутаторов 9-12 поступает сигнал дешифратора 24 (соответствующий нулевому состоянию счетчика 23). На первый, второй, третий и четвертый выходы коммутатора 3 поступают коды интер1229780 4 тов преобразования,, (1. ) и ; (1 ) для двух блоков 5 и 8 (6 и 7) умножения соответственно, что позволяет сократить в два раза потребный объем памяти для хранения коэффициентов преобразования. полирующих коэффициентов у, у, у о 1 и у соответственно.

На выход коммутатора 9 поступает значение i„(0) из регистра 13-1, на выход коммутатора 10 — значение . (О)

2 из регистра 14-1, на выход коммутатора ll — значение (1) из регистра 14-К, а на выход коммутатора 12 значения >,(1) из регистра 13-К. С помощью блоков 5-8 реализуются опера- 10 ции перемножения и на выходе суммирующего усилителя 4 формируется сигнал вида

Б (О) = — Е, (О) у,+ (0).у +

+, (1) y +, (1) V.3

При нажатии кнопки 28 триггер 29. переключается и импульсы генератора 1 начинают поступать на счетчик 23, осуществляющий последователь- 2О ное накопление импульсов. Дешифратор 23 управляет последовательным переключением коммутаторов 9 — 12 таким образом, что по i -му импульсу генератора 1 (Е(О,К†- 1)) на выход 25 коммутатора 9 поступает значение

l () из регистра 13-.i, на выход коммутатора 10 — значениеL (††) из

I K-1 регистра 14-, на выход коммутаток-1-! ра 11 — значение i (††-) из реK-1 гистра 14-(K-i), а на выход коммутаК-i-1 тора 12 — значение (††-) из ре1 к-1 35 гистра 13-(К-i), обеспечивающие формирование промежуточных значений функции на первом подынтервале интерполяции .

При прохождении К -го импульса счет-4о чик 23 переполняется, коммутаторы 912 возвращаются в исходное положение, а в счетчик 25 добавляется единица. В результате на выходы коммутатора 3 поступают коды коэффициен- 45 тов у, у, у и у соответственно

2 3 и и начинается процесс формирования . промежуточных значений функции для второго подынтервала интерполяции.

По (и-1)-у импульсу счетчик 25 пере- 50 полняется, триггер 29 переключается в исходное состояние и процесс воспроизведения функции заканчивается.

Таким образом, для воспроизведения промежуточных значений функции 55 на каждом подынтервале интерполяции каждая из групп регистров 13 и 14 используется для задания коэффициенФормула изобретения

1. Устройство для воспроизведения функций, содержащее выходной суммирующий усилитель, подключенный входами к выходам четырех цифроаналоговых блоков умножения, каждый из ко,торых соединен первым входом с соответствующим выходом входного коммутатора, подключенного информационными входами к шинам ввода узловых значений интерполирующих коэффициентов устройства, а управляющим входом к первому выходу блока синхронизации, соединенного входом с выходом генератора тактовых импульсов, о т л и— ч а ю щ е е с я тем, что, с целью его упрощения за счет сокращения объема памяти, оно содержит две группы по К (К вЂ” количество точек восстановления функции на подынтервале интерполяции) регистров памяти и четыре коммутатора кодов, каждый из которых подключен управляющим входом к второму выходу блока синхронизации, а

9 выходом к второму входу соответствующего цифроаналогового блока умножения, причем каждый; -й (1 < i (g ) регистр памяти первой группы соединен выходом с 1 -м информационным входом первого коммутатора кодов и с (К-i +1)-м информационным входом четвертого коммутатора кодов, а каждый 1 -й регистр .памяти второй группы подключен выходом к -му информационному входу второго коммутатора кодов и (К-i+l)-му информационному входу третьего коммутатора кодов.

2, Устройство по п, 1, е т л и ч а ю щ е е с я тем, что каждый цифроаналоговый блок умножения сбдержит четыре кодоуправляемых резистора, первый из которых соединен первым выводом с шиной ввода опорного напряжения, вторым выводом с первыми выводами второго и третьего кодоуправляемых резисторов, а управляющим входом с первым входом цифроаналогового блока умножения и управляющим входом второго кодоуправляемого резистора, второй вывод которого под1229780 иг, клнчен к шине нулевого потенциала и к первому выводу четвертого кодоуправляемого резистора, соединенного вторым выводом с вторым выводом третеьго кодоуправляемого резистора и с выхоцом цифроаналогового блока умножения, а управлявшим входом с вто-. рым входом цифроаналогового блока

5 умножения и управляняцим входом третьего кодоуправляемого резистора.

1229780 ю ф р ю

Фаз. ю

Составитель С. Казинов

Редактор И. Дербак Техред Л.Олейник. Корректор A. Обручар

М

Заказ 2452/50 Тираж 671 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.Ужгород, ул.Проектная, 4