Устройство для коррекции ошибок в информации,представленной в системе остаточных классов

 

Изобретение относится к автоматике и вычислительной технике и может использоваться в аппаратуре передачи данных, функционирующей с кодами системы остаточных классов. Цель изобретения - повышение достоверности передаваемой информации. Устройство содержит формирователь I сигнала стирания, демодулятор 2, регистр 3, коммутатор 4, преобразователь 5 числа из системы остаточных классов в обобщенную позиционную систему, блок 6 управления, состоящий из группы элементов 1.5 И, двух групп регистров 16 и 17 и группы триггеров 18, а также дешифратор 7 , блок 8 памяти диапазона представления , блок 9 памяти ортогрналь- (з ных базисов, вход 10, выход 11, так товую шину 12, шину 13 обнуления и выход 14 сигнала Ошибка. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

091 (111 (594 Н 03 М 7 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / >

Н АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ иг.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3783290/24-24 (22) 05.06.84 (46) 23.01.86. Бюл. 1Р 3 (72) В.И. Долгов, А.В. Бреэгунов и В.А. Краснобаев (53)681.326.77(088.8) (56) Акушский И.Я., Юдицкий Д.И.

Машинная арифметика в остаточных классах. М.: Советское радио, 1968, с. 351-356.

Авторское свидетельство СССР

Ф 798846, кл. G 06 F 11/08, 04.01.79. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК В ИНФОРМАЦИИ, ПРЕДСТАВЛЕННОЙ

В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ (57) Изобретение относится к автоматике и вычислительной технике и может использоваться в аппаратуре передачи данных, функционирующей с кодами системы остаточных классов .

Цель изобретения — повышение достоверности передаваемой информации.

Устройство содержит формирователь I сигнала стирания, демодулятор 2, регистр 3, коммутатор 4, преобразователь 5 числа иэ системы остаточных. классов в обобщенную позиционную систему, блок 6 управления, состоящий из группы элементов 15 И, двух групп регистров 16 и 17 и группы триггеров 18, а также дешифратор 7, блок 8 памяти диапазона представления, блок 9 памяти ортогональ-< g ных базисов, вход 10, выход ll тактовую шину 12, шину 13 обнуления и выход 14 сигнала "Ошибка". l s.n. ф-лы, 2 ил.!

206962

Изобретение относится к автоматике и вычислительной технике и может использоваться в аппаратуре передачй данных, функционирующей с кодами системы остаточных классов.

Ф

Целью изобретения является повышение достовЕрности передаваемой информации эа счет определения искажен/\ ного вычета м числа Д =,М,, р, 1 ..., М ) до начала перевода числа в позиционную систему счисления путем анализа качества входных сигналов, которыми передаются вычеты, стирания искажЕнного и осуществления перевода числа в позиционную систему в диапазоне представления без основания P соответствующего л искаженному вычету

На фиг. 1 представлена функциональная схема устройства; на фиг.2 функциональная схема блока управления.

Устройство (фиг. !). содержит формирователь 1 сигнала стирания, демодулятор 2, регистр 3, коммутатор 4, преобразователь 5 числа из системы остаточных классов в обобщенную позиционную систему, блок 6 управления, дешифратор 7, блок 8 памяти диапазона представления, блок 9 памяти ортогональных базисов, вход 10 устройства„ выход !1,, тактовую шину 12, шину 13 обнуления и выход 14 сигнала "Ошибка".

Блок 6 управления (фиг. 2) содержит группу элементов И 15, первую группу регистров 16,, вторую группу регистров 17, группу триггеров 18, тактовый вход 19, вход 20, установочный вход 21 и выходы 22 блока 6 управления.

Устройство для коррекции ошибок н информации, представленной в системе остаточных классов, работает следующим образом.

Принимаемый иэ канала связи сигнал соответствующий одному из разрядов м, числа А = (к,, a ..., и „), поступает с входа 10 на демодулятор 2 и формирователь сигнала стирания, в котором происходят контроль и оценка параметров си нала и вырабатывается сигнал стирания

"0" в случае выхода параметров сигнала за допустимые границы. С демодулятора 2 код проверяемого числа поступает на регистр 3, с выходов которого значения, — м„ вычетов

5 !

О !

5 .20

$0

40 ф5 поступают на коммутатор 4. Если входные сигналы устройства не были искажены, то с выхода формирователя 1 сигнала стирания сигнал "1" поступает на вход блока 6 управления, с выходов которого поступают сигналы "1", каждый из которых разрешает коммутатору 4 коммутацию параллельного двоичного кода ot; (i = 1, n) вычета. В случае искажения входного сигнала с формирователя 1 сигнала стирания сигнал "0" поступает на блок 6 управления, который выдает на коммутатор 4 сигнал "0" для коммутации к; вычета, которому соответствует искаженный сигнал.

Блок 6 управления работает следующим образом. При наличии на входе 20 сигнала "1" тактовые импульсы через первый элемент И 15 поступают в соответствующий регистр 17 и про-. двигаются в нем, в результате чего через К, тактов на выходе соответствующего триггера 18 появится сигнал

Тактовые импульсы поступают также в последовательно соединенные регистры 16 первой группы, которые имеют разрядность К -К „, 1 соответственно ° Через К тактов на, выходе первого регистра 16 поЯвится сигнал "1", через К + К тактов сигнал "1" появится на выходе следующего регистра 16, а через

n-)

L = .Х- К!. тактов сигнал появится

1=4 на выходе последнего регистра 16.

При наличии сигнала "1" на входе 19 и на выходах регистров !6 тактовые импульсы через соответствующие элементы И 15 поступают в регистры 17 второй группы разрядностью К - К„ соответственно и через число тактов, равное их разрядности, установят триггеры 18 в единичное состояние, на выходах 22 которых появятся единичные сигналы. В случае появления на входе 20 сигнала "0" тактовые импульсы не будут проходить через элементы И 15, в результате чего на одном из выходов 22 сигнал "1" будет отсутствовать.

Подачей на вход 21 сигнала "1" все элементы блока 6 управления устанавливаются в нулевое. состояние.

Сигналы коммутации с блока 6 управления поступают на дешифратор 7, который в случае поступления на его входы более одного сигнала "0" выдает сигнал "Ошибка" по выходу 14, 1206962

Таблица 2

Числа A

Число A в СОК в позици

5 . Онной сН стеме

Р, = 3

Р, = 5 э счисления

О

00

000

000

О 1

001 001

010 010

0l 1011

100 100

000 101

001 110

1 О

О О

15 4

О 1

1 О

О О

1 О

01 1 001

100 010

000 01 1

001 1 00

010 101

011110

О О

О 1

1 О

О О

З0 14

О I

Таблица l

Основание

105

Р,, Р, Р ! 2

Р, Р

Рг Рэ

21

35 з

В остальных случаях на блок 8 памяти поступает код для считывания диапазона представления без основания P

l соответствующего искаженному вычету

ot„ . С выходов коммутатора 4 вычеты к — о (значение искаженного вычета

К, = О) поступают на преобразователь

5 числа из системы остаточных классов в обобщенную позиционную систему,.на который подаются значения ортогональных базисов В;(i = 1, п) с блока 9 памяти ортогональных базисов и значение диапазона представления Р; с блока 8 памяти диапазона представления. Вычисление значения числа 4 происходит по формуле

- "! ®ß 2 О 6 ь где 8 = О, 1, 2, ..., 1, при кото" ром число A P, .

Все элементы устройства подключены к шине 12 тактовых импульсов.

Рассмотрим исправление ошибки для системы с одним избыточным основанием, в которой основания Р, = 3, P = 5, P = 7. Возможные значения диапазона представления чисел даны в табл. 1. Значения числа А, представленного вычетами в двоичной форме кодовых слов, даны в табл. 2.

Ортогональные базисы используются для системы с максимальным диапазоном представления

В 70, В = 21, В = 15

Пусть число Д1 передавалось вычетами ы, = 10,сс = 100, кq- 000 (табл. 2) и сигналы, которыми передавался вычет, исказились, в результате чего формирователь 1 сигнала стирания выдает сигнал на

1 блок 6 управления и коммутация вы/ чета, равного, например, Ф, = 110, не происходит, что эквивалентно принятию всеми разрядами c(значений, равных нулю.

01 010000

1 О 100 000

Из блока 8 памяти диапазона представления на преобразователь 5 числа из системы остаточных классов в обобщенную позиционную систему поступает значение диапазона представления P = 21, а иэ блока 9 памяти базисных векторов поступают значения ортогональных базисов.

Число вычисляется по формуле

А = ai, Â, +сс, В 1, В э - 8 P q

2x70 + Ох21 + Ox15 -9 х21 = 14.

Формула изобретения

1. Устройство для коррекции ошибок в информации, представленной в системе остаточных классов, содержащее регистр и преобразователь числа из системы остаточных классов в обобщенную позиционную систему счисления, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности передаваемой информации, в него введены формирователь сигнала стирания, демодулятор, коммутатор, блок управления, дешифратор, блок памяти диапазона представления и блок памяти ортогональных базисов, !

21

Составитель Л. Захаров

Редактор Л. Гратилло Техред А„Бабинец .

Корректор Г Решетник

Заказ 8734/59 Тираж -818

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

3 12069 вход демодулятора объединен с входом формирователя сигнала стирания и является входом устройства, а выход демодулятора подключен к входу регистра, выходы которого подключены к информационным входам коммутатора> управляющие входы которого объединены с соответствующими входами дешифратора и подключены к соответствующим выходам блока управления, вход !О которого соединен с выхоцом формирователя сигнала стирания, первый выход дешифратора является выходом сигнала

Ошибка", а остальные через блок памяти диапазона представления соединены с первым входом преобразователя числа из системы остаточных классов в обобщенную позиционную систему счисления, вторые и третьи входы которого соединены соответственно с выходами коммутатора и блока памяти ортогональных базисов, а выход является выходом устройства, тактоShee входы всех блоков устройства соединены с тактовой шиной, а установочные входы блока управления и

62 d регистра подключены к шине обнуления.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит первую и вторую группы регистров, группу элементов

И и группу триггеров, первый вход первого элемента И и вход первого

/ регистра первой группы объединены и соединены с тактовым входом блока управления, выход каждого регистра первой группы соединен с входом последующего регистра этой группы, кроме последнего, и с первым входом соответствующего элемента И, вторые входы элементов И объединены и подключены к входу блока управления, а выходы — соединены с входами соответствующих регистров второй группы, выходы которых подключены к входам соответствующих триггеров, выходы которых соединены с соответствующими выходами блока управления, установочные входы триггеров и регистров первой и второй групп объединены и подключены к установочному входу блока управления.