Преобразователь кода числа из системы остаточных классов в позиционный код

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 (11) (5D4 H 03 М 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ1ТИЙ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21 ) 3409962/24-24 (22) 16.03.82 (46) 23.01.86. Бюл. Р 3 (71) Ленинградский ордена Ленина и ордена Красного Знамени механический институт (72 ) В.П.Лукоянов, А.P.Ìàðòüÿíoa и О.Н.Муэыченко (53) 681.3(088.8) (56) Толстяков В.С. и др. Обнаружение и исправление ошибок в дискретных устройствах, — М.: Советское радио, 1972, с. 55, рис. 1.6.

Авторское свидетельство СССР

У 554536, кл. G 06 F 5/02, 1977. (54 ) (57) ПРЕОБРАЗОВАТЕЛЬ КОДА ЧИСЛА

ИЗ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ПОЗИЦИОННЫИ КОД, содержащий модульные сумматоры, первые входы которых соединены с информационными входами преобразователя по соответствующим основаниям с первого по предпоследний, и позиционный сумматор, выходы которого соединены с информационными выходами преобразователя, о т л и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены элементы И, причем каждый элемент И с,первого по предпоследний подключен входами к инверсному выходу соответствующего модульного сумматора и прямым выходам последующих модульных сумматоров, а также к тактовому входу преобразователя, входы последнего элемента И подключены к прямым выходам всех модульных сумматоров, а выход соединен с выходом признака окончания работы преобразователя, выход каждого элемента И с первого по предпоследний соединен с вторыми входами разрядов соответствующего и предыдущих модульных сум-, маторов, соответствующих значению . Е дополнительного кода по основанию данного модульного сумматора кратного всех последующих оснований, а также к входам разрядов позиционного сумматора, соответствующих значению

И кратного всех последующих оснований, информационные входы преобразователя по последнему основанию соединены в с входами разрядов позиционного сумматора, вход записи которого подключен к тактовому входу и входу признака начала работы преобразователя.

1 1

Изобретение относится к области автоматики и вычислительной техники, а именно к устройствам обработки информации в системе остаточных классов.

Целью изобретения является повышение быстродействия.

На чертеже представлена структурная схема преобразователя кода числа из системы остаточных классов с . основаниями р, = 3, р 5, р 7, p$ 11 в позиционный код (двоичный).

Преобразователь кода числа из системы остаточных классов в позиционный код содержит модульные сумматоры 1 — 3, позиционный сумматор.4, элементы И 5 — 8, информационные входы 9 — 12 по соответству!ощим основаниям, информационные выходы )3, тактовый вход 14, выход 15 признака окончания работы, вход 16 признака начала работы. Сумматор 1 содержит счетные триггеры 17 и 18, элементы

ИЛИ 19 и 20 и элемент 2И-ИЛИ/2И-ИЛИНЕ 21. Сумматор 2 содержит счетные триггеры 22 — 24, элементы ИЛИ 25—

27 и элемент ЗИ-ИЛИ/ЗИ-ИЛИ-НЕ 28.

Сумматор 3 содержит счетные триггеры 29 » 31, элементы ИЛИ 32 - 34 и . элемент ЗИ-И)М/ЗИ-ИЛИ-НЕ 35. Сумматор 4 (накапливающий) содержит регистры 36 и 37, комбинационный сумматор 38, элементы ИЛИ 39 — 46 и элемент ИЛИ-НЕ 47.

Преобразователь работает следующнм образом.

В исходном состоянии в сумматоры

1 — 3 по входам 9 — 11 записываются остатки по основаниям система остаточных классов р 3, р 5, р = 7, 206961

2 кроме . остатка по старшему основанию р = 11, который заносится по входам 12 непосредственно в позиционный сумматор 4. В первом и последующих тактах дополнительный код остатка по старшему основанию р 11, представленный по модулю пересчета остальных сумматоров, складывается с содержимым соответствующих суммато)О ров — 3. Этот процесс происходит до момента обнуления следующего по старшинству модульного сумматора 3 и сопровождается в каждом такте добавлением к содержимому позиционно" го сумматора 4 кода по старшему основанию. Сигнал от обнулившегося следущего по старшинству модульного сумматора 3 вызывает переключение элементов И 5 — 7, что приводит к

N исключению из дальнейшей обработки модульного сумматора 3. Этот процесс продолжается до обнуления последнего самого младшего модульного сумматора 1, причем в каждом такте проиэ2Б водится увеличение содерлзпкого позиционного сумматора 4 на величину, равную произведению модулей обнулившихся сумматоров 1 - 3, и добавление в каждый необнулившийся модульный сумматор дополнительного кода укаэанного произведения, представленного по соответствующему данному сумматору модулю. При обнулении всех модульных сумматоров 1 - 3 сигналы от них проходят элемент И 8, на выходе 15 устанавливается сигнал, являющийся признаком конца преобразования. При этом в позиционном сумматоре 4 хранится позиционный код преобразованного числа.

12069б!

ВНИИПИ Закаэ 8734/59 Тирах 818 Подписное

Филиал ППП "Патент", г.Ух."ород, ул.Проектная, 4