Сумматор уплотненных кодов

 

СУММАТОР УПЛОТНЕННЫХ КОДОВ, содержащий две группы элементов И, группу элементов ИЛИ и элемент НЕ, 6 тлич ающийс я тем, что, с целью повышения быстродействия , он содержит преобразователь двоичного кода в уплотненный код, причем входы преобразователя двоичного кода в уплотненный код с первого по (с1-1)-й, где eJ - основание системы счисления, подключены к разрядам входа первого слагаемого сумматора, входы с d по ()-й подключены к разрядам входа второго слагаемого сумматора, а

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК д 4 С 06 F 7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ч

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСИОМУ СВИДЕТЕЛЬСТВУ (21) 3655169/24-24 .(22) 21 ° 10.83. (46) 23.11.85. Бюп. У 43 . (71) Новосибирский государственный университет им. Ленинского комсомола (72) Я.И. Фет (53) 681.325.5 (088.8) (56) Авторское свидетельство СССР

Р 742936, кл. G 06 F 7/56, 1978.

Авторское свидетельство СССР

N> 796845, кл. G 06 F 7/56, 1978. (54)(57) СУИМАТОР УПЛОТНЕННЬИ КОДОВ, содержащий две группы элементов И, группу элементов ИЛИ и элемент НЕ, отличающийся тем, что, с целью повышения быстродействия, он содержит преобразователь двоичного кода в уплотненный код, причем входы преобразователя двоичного кода в уплотненный код с первого по (d-1)-й, где d — - основание системы счисления, подключены к

„„Я0„„.1193663 A разрядам входа первого слагаемого сумматора, входы с d по (20-2)-й подключены к разрядам входа второго слагаемо о сумматора, à (2d-1)-й вход соединен с входом переноса сумматора, выходы преобразователя двоичного кода в уплотненный код с первого по (o1-i)-й соединены с первыми входами соответствующих элементов И первой группы, d-й выход соединен с выходом переноса сумматора, входом элемента НЕ и первыми входами элементов И второй группы, выходы с (d+1)-го по (2 -1)-й соединены с вторыми входами соответствующих элементов И второй . группы, вторые входы элементов И первой группы подключены к выходу .элемента НЕ, выходы элементов И первой и второй групп соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которых Подключены к выходам разрядов суммы сумматора.

1 1

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, например . для измерительных систем.

Целью изобретения является повышение быстродействия сумматора.

На фиг. 1 представлена структурная схема сумматора уплотненных кодов; на фиг. 2 — пример реализации структурной схемы преобразователя двоичного кода в уплотненный код.

Сумматор уплотненных кодов содержит преобразователь 1 двоичного кода в уплотненный код, группы элементов И 2 и 3, группу элементов ИЛИ 4, элемент HE 5, вход 6 первого слагаемого, вход 7 второго слагаемого, вход 8 переноса, выход

9 суммы и выход 10 переноса.

Преобразователь 1, представляет собой треугольную матрицу, состоящую из одинаковых ячеек 11, каждая из которых содержит элемент И 12 и элемент ИЛИ 13. Первые входы элементов И 12 и ИЛИ 13 соединены с первым входом 14, а вторые — с вторым входом 15 ячейки 11. Выход элемента И l2 подключен к первому выходу 16 ячейки 11, соединенному с первым входом 14 соседней справа ячейки матрицы, а выход элемента

ИЛИ 13 — к второму выходу 17 ячейки 11, соединенному с вторым входом

15 соседней снизу ячейки матрицы. .На входы 15 верхних ячеек всех столбцов матрицы подаются константы 0".

Описание работы предлагаемого сумматора будет понятнее, если предварительно описать работу преобразователя 1 двоичного кода в уплотненный код.

Под уплотненным кодом понимается такое представление числа N no основанию й, при котором из (d-1)-го разряда числа Б разрядов занимают единицы, расположенные слитной группой. Например, при d = 10 число 6 выглядит как 111111000, а число 3 как 111000000. Преобразова- тель 1 осуществляет уплотнение единиц, расположенных на входе в произвольных разрядах. Ячейка 11 реализует логические функции z = v z, v = v + z где z u v — логические переменные на входах 14 и 15 соответственно, а к и v — двоичные

193663 3

25 30

55 функции, вырабатываемые на выходах

16 и 17 соответственно.

Исходный произвольный код поступает на входы 14 ячеек 11 первого (левого) столбца преобразователя 1.

Пусть этот код содержит w единиц, расположенных в 7,-м, f -м,...,7 -м

2 Ф разрядах. Первая (верхняя) единица поступает на вход 14 t,-й ячейки первого столбца. Следовательно, на выходе 17 этой ячейки вырабатывается сигнал v = 1, который далее передается без изменений по цепи элементов ИЛИ 13 на вход 17 нижней ячейки первого столбца. Так как в 1. -й ячей1 ке первого столбца ч = О, то z =

z v = О. Значит, первая единица исходного кода гасится в этой ячейке. Все остальные его единицы передаются на входы 14 второго столбца преобразователя, так как во всех ячейках первого столбца, расположенных ниже 1 .-й, v = 1 и z = z.v — z 7-я единица исходного кода гасится аналогично в соответствующей ячейке второго столбца, вырабатывая а выходе 17 ego нижней ячейки сигнал ч>= 1, и т.д.

Следовательно, сигналы v = 1, вырабатываются на выходах 17

l-го, 2-го,...,w-ro столбцов преобразователя, а на выходах 17 (w+1)-ro, (w+2)-го и т.д. столбцов сохраняются сигналы v = =О. Таким образом, рассмотриваемый преобразователь 1.. преобразует произвольный двоичный код в уплотненный код, причем количество единиц получаемого уплотненного кода равно общему числу единиц, поступа>ощих на входы преобразователя.

Сумматор работает следующим образом.

На входы 6 и 7 поступают слагаемые в уплотненном коде по основанию й, а на вход 8 — значение входного переноса. Коды слагаемых поступают соответственно на вход в

1-(d-1), d-(2d-2) и (2d-1)-й разряды преобразователя 1.

Преобразователь 1 вырабатывает на своем выходе уплотненный код, соответствующий общему количеству единиц, поступающих на его входы > т.е. сумме обеих цифр слагаемых и переноса. При этом возможны два случая; сумма меньше d и сумма больше или равна d. Гсли сумма меньше d, то на выход сумматора через группы. 1193663

9 фив. 1 элементов И 2 и ИЛИ 4 передается значение суммы, сформированное преобразователем 1. Перенос в следующий

d-ичный разряд равен нулю.

Если сумма больше d, в этом случае на выход передается величина

2, d где 2. — значение суммы на выходе преобразователя 1. Перенос в следующий разряд равен единице.

Признаком того, что й, является наличие. единичного сигнала в d-м разряде выхода преобразователя 1..

Этот сигнал вызывает закрывание элементов И 2, открывание элементов

И 3, передачу через них кода с (d+1)-го по (2d-1)-1 разряд выхода преобразователя на выход сумматора и выдачу сигнала переноса на выход 10.

Если g d, то в разрядах (й+!)(2й-1) выхода преобразователя 1 нет

1р ни одной единицы, что соответствует выдаче на выход 9 через группы элементов И 3 и ИЛИ 4 нулевого кода.

1193663 ди) у Я+V

4 е

1g заев » ° ° °

yazd-!!

Составитель А. Степанов

Редактор P. Цицика Техред Ж.Кастелевич Корректор Л Пилипенко

Заказ 7315/51 Тираж 709 Подписное

ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4