Ассоциативное запоминающее устройство

 

АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый адресный накопитель, первый счетчик адресов, выходы которого подключены к входам дещифратора, первый элемент И, элемент ИЛИ, входы которого подключены к выходам второго и третьего элементов И, и четвертый элемент И, отличающееся тем, что, с целью расщирения функциональных возможностей устройства за счетобеспечения сравнения информационных последовательностей произвольной длины, в него введены компаратор, триггер, второй счетчик адресов и второй адресный накопитель. выходы которого подключены к входам третьего элемента И и к одному из входов компаратора , другие входы которого соединены с выходами первого адресного накопителя, а выход компаратора подключен к одному из входов триггера, выход триггера и выход третьего элемента И соединены с входами четвертого элемента И, выход которого подключен к одному из входов первого элемента И, выход которого является выходом устройства, а другие входы соединены с выходами второго счетчика адресов и одними из входов второго адресного накопителя, выходы дешифратора подключены к адресным входам первого адресного накопителя, информационные входы которого и входы второго элемента И являются информационными входами устройства, выход элемента ИЛИ подключен к одному из входов первого (Л счетчика адресов, причем вход второго счетчика адресов и другие входы первого счетчика адресов, триггера и второго адресного накопителя являются управляющими входами устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОткРытий (21) 3652738/24-24 (22) 17.10.83 (46) 23.08.85. Бюл. № 31 (72) Г. П. Токмаков и В. М. Кильдюшев (53) 681.327(088.8) (56) Кохонен Т. Ассоциативные запоминающие устройства. М.: Мир, 1982, с. 173.

Авторское свидетельство СССР № 714499, кл. G 11 С 15/00, 1977. (54) (57) АССОЦИАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее первый адресный накопитель, первый счетчик адресов, выходы которого подключены к входам дешифратора, первый элемент И, элемент ИЛИ, входы которого подключены к выходам второго и третьего элементов И, и четвертый элемент И, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет. обеспечения сравнения информационных последовательностей произвольной длины, в него введены компаратор, триггер, второй счетчик адресов и второй адресный накопитель, „„Я0„„1174988 A выходы которого подключены к входам третьего элемента И и к одному из входов компаратора, другие входы которого соединены с выходами первого адресного накопителя, а выход компаратора подключен к одному из входов триггера, выход триггера и выход третьего элемента И соединены с входами четвертого элемента И, выход которого подключен к одному из входов первого элемента И, выход которого является выходом устройства, а другие входы соединены с выходами второго счетчика адресов и одними иэ входов второго адресного накопителя, выходы дешифратора подключены к адресным входам первого адресного накопителя, информационные входы которого и входы второго элемента И являются информационными входами устройства, выход элемента

ИЛИ подключен к одному из входов первого счетчика адресов, причем вход второго счетчика адресов и другие входы первого счетчика адресов, триггера и второго адресного накопителя являются управляющими входами устройства.

1174988

Изобретение относится к вычислительной технике, а именно к ассоциативным запоминающим устройствам (АЗУ) .

Белью изобретения является расширение функциональных возможностей за счет обеспечения сравнения информационных последовательностей произвольной длины.

На фиг. 1 изображена функциональная схема АЗУ; на фиг. 2 — временные диаграммы его работы.

Устройство содержит (фиг. 1) первый 1о адресный накопитель 1, состоящий из регистров 2, дешифратор 3, первый счетчик 4 адресов, компаратор 5, выход которого подключен к одному из входов 6 триггера 7, представляющего собой триггер типа «защелка» и имеющего другие входы 8 и 9.

Устройство также содержит второй адресный накопитель 10, второй счетчик 11 адресов, первый 12, второй 13 и третий 14 элементы И, элемент ИЛИ 15 и четвертый элемент И 16.

Устройство работает следующим образом.

На первом этапе производится запись сравниваемой последовательности в накопитель 1. По информационным входам накопителя 1 в порядке поступления импульсов

«Счет 1» на счетный вход счетчика 4 происходит запись информации в соответствующие регистры 2. Как только на информационные входы поступает код признака конца последовательности, срабатывает элемент

И 13, что приводит к сбросу счетчика 4 и прекращению записи в накопитель 1 30 (фиг. 2а).

Затем производится сравнение последовательности, записанной в накопителе 1, с последовательностями, содержащимися в накопителе 10. Считывание информации с накопителей 1 и 10 производится синхронно З5 по поступлению счетных импульсов «Счет 1» и «Счет 2» соответственно на счетные входы счетчиков 4 и 11. Счетные импульсы «Счет 2» поступают на счетчик 11 при условии, что присутствует сигнал «Выборка ЗУ» (фиг. 2б).

Считанная информация поступает на входы компаратора 5. Результат сравнения двух слов с выхода компаратора 5 поступает на вход 6 триггера 7, который перед каждым циклом сравнения последовательностей находится в состоянии «Совпадение». Триггер 7 срабатывает только от сигнала «Несовпадение». Таким образом, как только с компаратора 5 поступает сигнал «Несовпадение» триггер 7 переключается в состояние «Несовпадение». Последующие сигналы «Несовпадение» или «Совпадение» состояние триггера 7 не меняют (фиг. 2б).

По каждому коду признака конца последовательности, считанному из накопителя 10, элемент И 14 срабатывает, что приводит к сбросу счетчика 4, а сигнал с триггера 7 через элемент И 16 поступает на вход элемента 12. При этом, если триггер 7 находится в состоянии «Несовпадение», то элемент И 12 закрыт для прохождения информации со счетчика 11 на выход устройства, и начинается следующий цикл сравнения: триггер 7 устанавливается в состояние

«Совпадение» подачей импульса на вход 9, счетчик 4 сброшен, из накопителя 1 считывается информация с первого регистра 2, а из накопителя 10 — первое слово очередной последовательности. Если же триггер 7 находится в состоянии «Совпадение», т. е. в ходе опроса последовательности компаратор 5 не выдал ни одного сигнала «Несовпадение» вплоть до признака конца последовательности, что означает совпадение данной последовательности накопителя 10 с записанной в накопителе 1, то с выхода элемента

И 16 на элемент И 12 поступает разрешающий сигнал и на выходе устройства находится состояние счетчика 11, т. е. адреса накопителя 10, являющимся конечным адресом выбранной последовательности (фиг. 2в) .

Предлагаемое устройство обеспечивает сравнение последовательностей произвольной длины и в случае совпадения вывод на выходы устройства конечного адреса последовательности, записанной в АЗУ. Предлагаемое устройство можно использовать в устройствах распознавания и синтеза сигналов.

1174988

Cqem!

Вых 13

Вых. 15

Вых /4

Вых5

Вых.7

8blx.12

+) ЯЯ вЂ” Признак конца последооательноспчи

Фиг.2

Составитель В. Рудаков

Техред И. Верес Корректор М. Максимишинец

Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР

ll0 делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор В. Иванова

3aказ 5208/53

Уст аноока

Bblx. /б й)ци/ю записи последооавельносли

d) иикн ар абненин — Я иинл арабнениа-! — несо падение t -соопадение