Ассоциативный запоминающий элемент

Авторы патента:

G11C15/04 - с использованием полупроводниковых элементов

АССОЦИАТИВНЫЙ ЗАПОМИНАЮЩИЙ ЭЛЕ№НТ, содержащий переключающие транзисторы , разделительный транзистор и многоэмиттерные переключающие транзисторы, причембазы первого и второго многозмиттерных переключающих транзисторов подключены соответственно к коллекторам второго и первого многоэмиттерньк переключакяцих транзисторов, первые эмиттеры объединены , a коллекторы подключены к одним из вьшодов нагрузочных резисто- :. ров, другие выводы которых соединены с ншной питания, отлич a-to щи йс я тем,что, с целью упрощения элемента и уменьшения потребляемой им мощности, база первого переключакицего транзистора подключена к первым эмиттерам многоэмиттерньк переключакицих транзисторов, коллектор - к шине вьщачи результата сравнения, a эмиттер - к шине записи, эмиттеры разделительного и второго переключающего транзисторов соединены с шиной чтения, база и коллектор раз .делительного транзистора подкпючены к второму эмиттеру первого многоэмиттерного переключающего транзистора, база второго переключающего транзистора подключена к второму эмиттеру второго много:эмиттерного переключаю- g щего траизистора, a коллектор подключен к шине ввдачи результата чтения, третий эмиттер первого многоэмиттерного переключающего транзистора соединен с шиной инверсных данных записи и сравнения, a третий эмиттер второго многоэмиттерного переключающего транзистора - с шиной пряСО мых; данных записи ,и сравнения. О о

СОЮЗ СОВЕТСНИХ

NIIW

РЕСПУБЛИК

g g С 11 С 15/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н AOTOPCICIRIV СВЩатИЛьСтвм (21) 3647000/24-24 (22) 21.09.83 (46) 23.12.84. Бюл. N - 47 (72) А. И. Белоус, О. С . Вайнилович, А.Л.Кондратюк и Ю.П.Попов (53) 681 ° 327(088.8) (56) 1. Кохонен Т. Ассоциативные запоминающие устройства. М., "Мир", 1982, с. 225.

2. Там же, с. 222 (прототип). (54)(57) АССОЦИАТИВНЫЙ ЗАПОИИНАЮЩИЙ

ЭЛЕИКНТ, содержащий переключающие транзисторы, разделительный транзистор и многоэмиттерные переключающие транзисторы, причем базы первого и второго многоэмиттерных переключающих транзисторов подключены соответственно к коллекторам второго и первого.многоэмиттерных переключающих транзисторов, первые эмиттеры объединены, а коллекторы подключены к одним из выводов нагрузочных резисто-: ров, другие выводы которых соединены с шиной питания, о т л и ч à .ю щ и йс я тем,что, с целью упрощения эле„SU„„l 130900 A мента и уменьшения потребляемой им мощности, база первого переключающего транзистора подключена к первым эмиттерам многоэмиттерных переключающих транзисторов, коллектор - к шине выдачи результата сравнения, а эмиттер вЂ” к шине записи, эмиттеры разделительного и второго переключающего транзисторов соединены с шиной чтения, база ирколлектор раз.делительного транзистора подключены к второму эмиттеру первого многоэмиттерного переключающего транзистора, база второго переключающего транзистора подключена к второму эмиттеру второго многоэмиттерного переключаю- Я щего транзистора, а коллектор подключен к шине выдачи результата чтения, третий эмиттер первого многоэмиттерного переключающего транзистора соединен с шиной инверсных данных записи и сравнения, а третий эмиттер второго многоэмиттерного переключающего транзистора вЂ” с шиной прямых данных записи и сравнения. 4Ф

С0

C©

Ю.

1130900

Изобретение относится к вычислительной технике, в частности к устройствам памяти.

Известен ассоциативный запоминающий элемент, содержащий прп " и рпр- 5 транзисторы 1.1 3.

Недостатком этого элемента являет,ся то, что используемые Рпр -транзисторы должны иметь высокие прямой и ин- версный коэффициенты усиления, что выполнить достаточно непросто. Кроме .того, из-за невысокого быстродействия рпр-транзисторов велико время считывания информации.

Наиболее близким техническим ре- 15 шением к изобретению является ассоциативный запоминающий элемент, представляющий собой сочетание ТТЛтриггера, выполненного на многоэмиттерных транзисторах и резистора, и 20 специальной схемы сравнения на эмиттерных повторителях с диодной логикой, подключенной к коллекторам

ТТЛ-триггера (2 ).

Однако известный элемент отлича- 25 ется большими аппаратурными затратами, поскольку содержит пять транзисторов, шесть диодов и семь резисторов, и кроме того, потребляет большую мощность от источника питания. 30

Цель изобретения вЂ” упрощение ассоциативного запоминающего элемента и и уменьшение потребляемой им мощности.

Поставленная цель достигается тем,35 что в ассоциативном запоминающем элементе, содержащем переключающие транзисторы, разделительный транзистор и многоэмиттерные переключающие транзисторы, причем базы перво- 40 го и второго многозмиттерных переключающих транзисторов подключены соответственно -к коллекторам второго и первого многоэмиттерных переключающих транзисторов, первые эмиттеры 45 объединены, а коллекторы подключены к одним из нагрузочных резисторов, другие выводы которых соединены с шиной питания, база первого переключающего транзистора подключена 50 к первым эмиттерам многоэмиттерных переключающих транзисторов, коллектор вЂ” к шине выдачи результата сравнения, а эмиттер, - к шине записи, эмиттеры разделительного и второго 55 переключающего транзисторов соединены с шиной чтения, база и коллектор разделительного транзистора подключены к второму эмиттеру первого многоэмиттерного переключающего транзистора, база второго переключающего транзистора подключена к второму змиттеру второго многоэмиттерного переключающего транзистора, а коллектор подключен к шине выдачи результата чтения, третий эмиттер первого многоэмиттерного переключающего транзистора соединен с шиной инверсных данных записи и сравнения, а третий эмиттер второго многоэмиттерного переключающего транзистора вЂ” с шиной прямых данных записи и сравнения.

На чертеже изображена приципиальная схема ассоциативного запоминающего элемента.

Ассоциативный запоминающий элемент содериит первый 1„ и второй 1 многоэмиттерные переключающие транзисторы, первый переключающий транзистор 2, разделительный 3 и второй переключающий 4 транзисторы. Цепи управления содержат резистор 5, транзистор 6, резистор 7 транзисторы

8-10 вход 11 маскирования и входы прямых 12 и инверсных 13 данных.

Ассоциативный запоминающий элемент также содержит нагрузочные резисторы 14 и 15, шину 16 питания, шину

17 выдачи результата сравнения, шину 18 чтения, шину 19 выдачи результатов чтения, шину 20 записи, шину

21 прямых данных записи и сравнения, шину 22 инверсных данных записи и сравнения. Транзисторы 1„ и 1 и резисторы 14 и !5 образуют PS-триггер

23 °

Ассоциативный запоминающий элемент работает следующим образом.

В исходном состоянии на вход транзистора 8 поступает низкий потенциал (0,2 В), соответственно на эмиттерах транзисторов 3 и 4 будет высокий потенциал . На коллекторе транзистора 6 в исходном состоянии находится низкий потенциал около 0,2 В, соответственно на эмиттере транзистора 2 вЂ” 0,4-0,5 В, à Hà его базе 1,21,3 В. Если на вход 11 поступает низкий потенциал (0,2 В), на базах транзисторов 9 и 10 потенциал составит 1,0 В и соответственно на эмитте рах транзис торов 1 „и 1 п оте нциал понизится до 1,0 B при этом транзистор 2 заперт, а на его коллекторе устанавливается высокий потенциал, так что сравнения не происходит.

При подаче сигнала записи на транзистор 6k -триггер 23 сахранет свое состояние, так как, на коллекторах транзисторов 9 и 10 присутствуют рав ные по величине потенциалы.

Допустим, что поступает высокий уровень.на вход 11. Если транзистор

6 открыт, элемент работает в режиме сравнения. Так в случае, когда хранимая информация такова, что транзистор 1 открыт и на вход 12 приходит низкий потенциал (0,2 В), а на вход 13 вЂ” высокий потенциал, то потенциал на третьем эмиттере тран-зистора 1 составляет 1,0 В и ток протекает через транзистор 10, транзистор 2 закрыт, на его коллекторевЂ” высокий потенциал. В.случае же когда на входе 12 высокий потенциал, а иа входе 13 вЂ” низкий потенциал, то, так как транзистор 1 закрыт, ток в его третий эмиттер не потечет. На базе транзистора 2.присутствует потенциал 1,2 В, который открывает транзистор 2 и на шине 17 присутствует низкий потенциал, несущий информацию о гом, что хранимые данные и псдавае мая для сравнения информация не совнадают. Подобным же образом работает элемент и в случае, если хранит130900 4 ся инверсная информация. Нетрудно убедиться, что результатом работы элемента при сравнении является выполнение функции неравнозначности.

В режиме записи транзистор 6 закрывается, потенциал на эмиттерах транзисторов 1 и I повышается и происходит переключение RS-триггера

23 в состояние, соответствующее ин16 ф.ормации на шинах 12 и 13. После; окончания записи информации потенциал на первых эмиттерах транзисторов 1 и 1 уменьшается до. 1,2. 1,3 В. Злейент переходит в режим хранения ..

При чтении содеркимого элемента на коллекторе транзистора 8 устанав- . ,ливается низкий потенциал 0,2 В и в зависимости от гого; какая информа;щ ция хранится, открывается транзистор 4 или же ток протекает через транзистор 3, используемый для по". вышения помехозащищенности. при чтении и включенный как диод. На вхо2 дах 11-13 в это время должны присутствовать высокие потенциалы.

Технико-экономическое преимущество предлагаемого ассоциативного saпоминающего элемента заключается в упрощении его схемы и уменьшении потребляемой им мощности.

Составитель В.Рудаков

Редактор А.Шишкина Техред Ж, Кастелевич Корректор, А.Тяско

Заказ 961б/37 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР о делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП"Патент"; r. 7Жгород, ул. Проектная, 4

Ассоциативный запоминающий элемент на мдп-транзисторах // 868834

Программируемое логическое устройство // 864338

Ассоциативный запоминающийэлемент // 805412

Ассоциативный запоминающий элемент // 780044

Ассоциативный запоминающий элемент на моп-транзисторах // 752480

Устройство выборки и хранения информации // 746729

Программируемая логическая матрица // 739651

Ассоциативный запоминающий элемент на мдп-транзисторах // 708417

Ассоциативный запоминающий элемент // 675452

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Ассоциативная память // 2452047

Изобретение относится к архитектуре памяти и, более конкретно, к способам и системам для ассоциативной памяти (САМ)

Программируемая логическая матрица // 1159066

Программируемое логическое устройство // 1257702

Изобретение относится к области автоматики и вычислительной техники

Динамическая программируемая логическая матрица // 1635217

Многофункциональный запоминающий модуль для логической матрицы // 1642525

Изобретение относится к вычислительной технике и может быть использовано в матричных ассоциативных логических устройствах

Устройство для считывания кодов аналоговых сигналов // 1704165

Параллельная ассоциативная память // 2498425

Изобретение относится к вычислительной технике. Технический результат заключается в осуществлении с высокой скоростью контроля по четности вводимых и хранящихся данных. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит: n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных; ячейку хранения четности для хранения бита четности; средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения; схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных; и средство подтверждения совпадения по четности; причем параллельная ассоциативная память дополнительно содержит средство обнаружения ошибки четности. 1 з.п. ф-лы, 13 ил.

Способ и многофункциональное ассоциативное матричное устройство для обработки строковых данных и решения задач распознавания образов // 2582053

Группа изобретений относится к области вычислительной техники, может быть использована в специализированных устройствах аппаратной поддержки типовых операций задач распознавания образов, в аппаратной поддержке в высокопроизводительных системах и устройствах параллельной обработки символьной информации, в аппаратных средствах поддержки вывода в информационно-поисковых и экспертных системах, осуществляющих обработку строк (строковых данных), и позволяет реализовать операции поиска по образцу и модификации строки на основе ассоциативной памяти. Техническим результатом является обеспечение реверсивной обработки строк. Способ содержит этапы, на которых: символы обрабатываемой строки замещаются первой подстрокой модификатора при двумерном представлении обрабатываемой строки, выполняется параллельный межстрочный сдвиг влево символов обрабатываемой строки при ее двумерном представлении, вторая подстрока модификатора вставляется в строку матрицы, удаляются незначащие символы обрабатываемой строки при ее одномерном представлении в выделенной маской ее части с помощью последовательного сдвига вправо, при этом маска формируется динамически для выделения рабочей части обрабатываемой строки на четвертом шаге. 2 н.п. ф-лы, 6 ил.

Способ предзаряда линии совпадения регистра ассоциативного запоминающего устройства (азу) и модуль предзаряда // 2611246

Изобретение относится к вычислительным системам на основе микропроцессоров с ассоциативным запоминающим устройством (АЗУ). Техническим результатом является уменьшение площади АЗУ и повышение его помехоустойчивости путем исключения сигналов, предназначенных только для управления предзарядом внутри регистра, и устройств, генерирующих эти сигналы. Способ включает восстановление потенциала линии совпадения до потенциала шины питания АЗУ в период после завершения очередного цикла сравнения хранящихся в ячейке данных с внешними данными и до начала следующего цикла сравнения. Это осуществляется путем протекания тока между шиной питания АЗУ и линией совпадения через транзисторы одинакового типа проводимости, последовательно включенные между шиной питания АЗУ и линией совпадения. Указанное восстановление потенциала линии совпадения осуществляют посредством предлагаемого модуля предзаряда путем установления обоих парафазных сигналов сравнения данных в низкий логический уровень на затворах указанных транзисторов. 2 н.п. ф-лы, 5 ил.