Запоминающее устройство с обнаружением многократных ошибок

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ ОШИБОК, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя , второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы. входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами формирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы , входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй групI пы подключены к другим входам четвертого формирователя четности и входам вто (Л рой группы пятого формирователя четности , выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контроля, другие входы которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, отличающееся тем, что, с целью повышения надежности устройства , в него введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ ел первой группы подключены к информационО ) ным входам устройства, а выходы - к 1входам третьей группы второго формирова теля четности, входы элементов ИЛИ-НЕ со второй группы соединены с выходами накопителя , а выходы - с входами третьей группы пятого формирователя четности.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4m G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3525018/24-24 (22) 20. 12.82 (46) 15.05.85. Бюл. № 18 (72) Г. А. Бородин (71) Московский ордена Ленина и ордена

Октябрьской Революции энергетический институт (53) 681.327 (088.8) (56) 1. Селлерс Ф. Методы обнаружения ошибок в работе СЦВМ. М., «Мир», 1972, с. 91 — 130.

2. Авторское свидетельство СССР № 894797, кл. G 11 С 29/00, 1980 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО С ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ ОШИБОК, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, ..SU„, 1156143 A входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами формирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы, входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй группы подключены к другим входам четвертого формирователя четности и входам второй группы пятого формирователя четности, выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контроля, другие входы которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены группы элементов

ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ первой группы подключены к информационным входам устройства, а выходы — к входам третьей группы второго формирователя четности, входы элементов ИЛИ-НЕ второй группы соединены с выходами накопителя, а выходы — с входами третьей группы пятого формирователя четности.

1156143

35

Изобретение относится к вычислительной технике, а именно к системам памяти с модульной структурой и средствами обнаружения многократных ошибок.

Известно запоминающие устройство с обнаружением ошибок, содержащее накопитель из модулей памяти, блоки формирования контрольных разрядов по нечетному модулю и схему выработки ошибки (1).

Недостатком этого устройства является невозможность обнаружения всех многократных ошибок, которые могут возникнуть при отказах многоразрядных модулей памяти.

Наиболее близким к предлагаемому. является запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы которого соединены с входами первого формирователя контрольных разрядов, первого формирователя четности и входами элементов И первой группы, контрольные входы — с выходами первого блока формирователей четности и первого формирователя четности, информационные выходы накопителя подключены к входам второго формирователя контрольных разрядов, элементов И второй группы и второго формирователя четности, контрольные выходы — к одним из входов блока контроля, соединенного с вторым блоком формирователей четности (2).

Недостатком известного устройства является невозможность обнаружения всех ошибок в пределах пятиразрядных модулей памяти, входящих в накопитель, что снижает надежность устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с обнаружением многократных ошибок, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами формирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы, входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй группы подключены к другим входам четвертого формирователя четности и входам второй группы пятого формирователя четности, выходы формирователей четности с четвертого по шестой подключены кодним из входов блока контроля, другие входы которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ первой группы подключены к информационным входам устройства, а выходы — к входам третьей группы второго формирователя четности, входы элементов ИЛИ-НЕ второй группы соединены с выходами накопителя, а выходы — с входами третьей группы пятого формирователя четности.

На фиг. 1 представлена функциональная схема запоминающего устройства; на фиг. 2 — пример реализации связей между блоками устройства для i-го модуля памяти (41,...5) при кодировании информации; на фиг. 3 — алгоритм кодирования всех возможных комбинаций в пределах пяти разрядов для любого из модулей памяти.

Запоминающее устройство содержит (фиг. 1) накопитель 1, состоящий из модулей 2 памяти, первую группу формирователей 3 контрольных разрядов по нечетному модулю, первую группу элементов И 4, первый формирователь 5 четности, первую группу элементов ИЛИ-НЕ 6. Накопитель 1 имеет информационные 7 и контрольные

8-10 входы. Устройство также содержит второй формирователь 11 и третий 12 формирователи четности, вторую группу формирователей 13 контрольных разрядов по нечетному модулю, вторую группу элементов И 14, четвертый формирователь 15 четности, вторую группу элементов

ИЛИ-HE 16. Накопитель 1 имеет информационные 17 и контрольные 18 выходы. Устройство также содержит блок 19 контроля, имеющий выход 20, пятый 21 и шестой 22 формирователи четности.

Устройство работает следующим образом.

1156143

Кг= )

1(а! Л аг Ла г Л воЛ а5)+

+(а, V à у а V a V а ) -+ гд,) мод. 2

Кь = (г;) мод. 2

Значение разряда К1 вырабатывается формирователями 5 и 15, Кг — формирователями 11 и 21, Кз — формирователями 12 и 22.

Соответствующий элемент И из групп 4 и 4 вырабатывает функцию (а,A а А а31А а„ A а ), соответствующий элемент ИЛИ-НЕ из групп

6 и 16 вырабатывает функцию (а, ч а, v а, ч

По существу при кодировании и декодировании выработка трех контрольных разрядов К вЂ” Кз происходит на основе следующих выражений, которые реализуются соответствующими блоками:

К =Е ((а; +а, + а )+(а,л а, ла л а ла )) мод. 2 а, ч а ). Таким образом, при записи по информационным входам 7 поступают коды чисел и они записываются в информационные разряды накопителя 1. Блоки 3 — 6, 11 и 12 вырабаS тывают значения трех контрольных разрядов, которые записываются в контрольные разряды накопителя 1. При считывании значения информационных разрядов поступают на выходы 17 и на входы блоков 13 — 16, а затем и на входы блоков 21

1О и 22. Контрольные разряды с выхода накопителя поступают на блок 19, где происходит поразрядное сравнение (по модулю два) считанных и сформированных контрольных разрядов. Если ошибка обнаруживается, то

15 на выходе 20 блока !9 вырабатывается признак ошибки (несравнения) .

Таким образом, по сравнению с прототипом, предлагаемое устройство обеспечивает обнаружение ошибок до 5-ой кратности включительно.

1156143! (I 1

I !

ŠΠΠ000 — 100

00 Π01 — 101

000 1 Π— 010

11 001 Π0 — 101

01 Π00 — 010

1 0 000-101

011 1 1 — 011

1 Π1 1 1 — 110

2 1 1 011 — 011

1 1 1 0 1 — 110

11 710 — 011

E 717 7 7 — 000

Составитель В. Рудаков

Редактор В. Ковтун Техред И. 13ерес Корректор М. Демчик

Заказ 3183 49 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

I 13035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

0 0 011 — 171

0 0101 — 010

0 1 001 — 111

7 0 001 — 010

0 01 7 0-117

Π1 010 — 001

7 001 0 — f7l

01 100 — 111

7 07 Р0-010

1 f 0 00-111

О 0111 — ОО1

0 1011 — 110

1 0 011 — 001

Π1 101 — 001

70f 01 — 777

71 007 — 001

011 f 0 — 110

101 10 — 007

11 Π10 — 110

1f 100 — 001