Постоянное запоминающее устройство с самоконтролем

 

ПОСТОЯННОЕ ЗАПОМИНАКЙЦЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, входы которого подключены к выходам регистра адреса, выходы накопителя подключены к входам сумматора, выходы которого подключены к входам первой группы блока сравнения,регистр контрольного числа , выходы которого подключены к входам второй группы блока, сравнения, выход которого является первым выходом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит блок свертки по модулю два, элементы И и эле-мент ИЛИ, выход которого является вторым выходом устройства, входы элемента ИЛИ подключены к выходам первого и второго элементов И, первые входы которых подключены к соответствующим выходам блока свертки по модулю два,вторые входы первого и второго элементов И подключены к соответствующим выхо (Л дам регистра адреса. ел оо со О) о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

„„SU „„1153366

4(5!1 G 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ДУ;УДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3660135/24-24 (22)-09.11.83 (46) 30.04.85. Бюл, 1E 16 (72) А.С. Горбенко и В.И.Николаев (53) 681,327.6 (088.8) (56) 1. Авторское свидетельство СССР

У 563697, кл. G 11 С 29/00, 1976, 2. Клямко Э.И, Схемный и тестовый контроль автоматических цифровых вычислительных машин. И,, "Советское радио", 1963, с.153 (прототип)." (54)(57) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО С САИОКОНТРОЛЕИ, содержащее накопитель, входы которого под — .ключены к выходам регистра адреса, выходы накопителя подключены к вхо— дам сумматора, выходы которого подключены к входам первой группы блока сравнения, регистр контрольного числа, выходы которого подключены к входам второй группы блока. сравнения, выход которого является первым выходом устройства, о т л и ч а ющ e e с я тем, что, с целью повышения надежности усТройства, оно содержит блок свертки по модулю два, элементы И и элемент ИЛИ, выход которого является вторым выходом устройства, входы элемента ИЛИ подключены к выходам первого и второго элементов И, первые входы которых подключены к соответствующим выходам блока свертки по модулю два,вторые входы первого и второго элементов И подключены к соответствующим выходам регистра адреса.

1!53360 2

Изобретение относится к вычислительной технике., а именно, к. запоминающим устройствам.

Известно ПЗУ с самоконтролем, в котором для контроля правильности счи5 тываемых из накопителя слов осуществляется их суммирование и срав некие полученной суммы с контрольным числом fI ).

Недостатком этого устройства является отсутствие контроля адресной системы и значительное время контроля.

Наиболее близким по технической сущности к предлагаемому является постоянное запоминающее устройство с самоконтролем, содержащее накопитель, входы которого подключены к выходам регистра адреса, выходы накопителя подключены к входам сумматора, выходы которого подключены к входам первой группы блока срasнения, регистр контрольного числа, выходы которого подключены- к входам второй группы блока сравнения, выход которого является выходом устройства.

Известное устройство позволяет осуществить контроль хранимой в на- -, копителе информации путем последовательного суммирования считываемых слов на сумматоре и последующего сравнения полученной суммы с заранее подсчитанным числом f2|.

Недостатки известного устройст. ва — невысокая надежность контроля З5 при возникновении многократных ошибок, отсутствие контроля адресной системы и значительное время контроля, поскольку результат контроля становится известен только после счи- 44 тывания и суммирования всего контролируемого массива слов.

Цель изобретения — повышение надежности устройстве.

Поставленная цель достигается тем, что в постоянное запоминающее, устройство с самоконтролем, содержащее накопитель, входы которого подключены к выходам регистра адреса, выходы накопителя подключены к входам сумматора, выходы которого подключены к входам первой. группь1 блока сравнения, регистр контрольного числа, выходы которого под- . ключены к входам второй группы бло- 55 ка сравнения, выход которого является: первым выходом устройства, введены блок свертки по.модулю два, элементы И и элемент ИЛИ, выход которого является вторым выходом устройства, входы элемента ИЛИ подключены к выходам первого и второго элементов

И, первые входы которых подключены к соответствующим выходам блока свертки по модулю два, вторые входы первого и второго элементов И подключены к соответствующим выходам регистра адреса.

В накопителе выделяется один контрольный разряд на слово. Формиру— ется он для каждого слова таким образом, чтобы количество единиц в сумме считанных ранее слов и данно— го слова, считанного последним, было, например, нечетным, если адрес этого последнего слова четный, и наоборот, количество единиц в сумме было четным если адрес последнего считанного и просуммированного сло- ва был нечетным. Например, если предыдущая сумма считанных слов с учетом контрольных разрядов имела четное число единиц, т.e; ee свертка по модулю два равнялась нулю, например !! 0 1 001.0 (точкой отделен контрольный разряд), и следующее слово, например 01100010,считывается по четному адресу, то значение контрольного разряда для этого слова должно быть таким, чтобы количество единиц во вновь получаемой сумме с учетом контрольных разрядов было нечетным, т.е.

110100 i 0 0

01100010.1

100110100. в данном случае равно единице.

На чертеже показана функциональная схема устройства.

Устройство содержит регистр 1 адреса, накопитель 2, сумматор 3, блок 4 сравнения, регистр 5 контрольного числа, блок б свертки по модулю два, элементы И 7 и 8 и элемент ИЛИ 9, Устройство работает следующим образом.

В паузах между обращениями со стороны процессора к устройству организуется контроль правилвности хранения и считывания слов из накопителя.Z. На регистр 1 адреса поступают последовательно адреса ячеек контролируемого массива памяти.

1 1 53360

Значение младшего разряда адреса подается на элементы И 7 и 8. При этом, если это значение равно единице, то сигнал разрешения поступает на элемент И 7, а если оно равно 5 нулю, то — на элемент И 8. Считанное из накопителя 2 слово. выдается на сумматор 3, где суммируется с содержимым сумматора. Полученная сумма поступает на выход блока 6 1О свертки по модулю два. Результат свертки по модулю два подается на другие входы элементов И 7 и 8.

Если адрес был сформирован правильно и слово из накопителя 2 считано без искажения, то на входах элеменгов И 7 и 8 сигналы бу— дут иметь различные значения и на выходах эле-ментов И сигналы бу— дут отсутствовать. Например, если слово считывалось по нечетному адресу, то на первом входе элемента И 7 будет единичный уровень. Элемент И 8 закрыт, поскольку с инверсного выхода триггера младшего разряда регистра 1 адреса снимается нулевой уровень. Если после добавления считанного слова на сумматоре образовалась четная сумма, что на соответствующем выходе блока 6 сформируется единичный уровень, который подается на второй вход элемента И 8. На другом выходе схемы 6, соединенном с входом элемента И 7, будет нулевой

35 уровень. Следовательно, оба элемента И 7 и 8 будут закрыты, что соответствует отсутствию ошибок в уст—

PoHCTBp., При наличии ошибок в адресной или разряднои системе единичные значения сигналов на входе одного из элементов И 7 или 8 совпадут и на выходе элемента ИЛИ 9 сформируется сигнал наличия ошибки. Обращение к устройству будет приостановлено, а в регистрах и сумматоре зафиксируется информация, которая поможет ускорить локализацию ошибки.

Если .же при считывании всех слов массива ошибки не обнаружены, то по . окончании суммирования в сумматоре 3 сформируется контрольная сумма, которая затем сравнивается в блоке 4 сравнения с контрольным числом, установленным в регистре

ЗНИИДИ Заказ 2511/42

Фипшал И1Ш Патеив, x.. контрольного числа. При несравнении на выходе схемы 4 сравнения появится сигнал ошибки.

Таким образом, надежность предлагаемого устройства повышается, во-первых., за счет возможности контроля адресной системы. Несоответствие адреса считанному слову обнаруживается блоком контроля.Во-вторых, наличие отказов или сбоев в адресной и разрядной системах выявляется при каждом обращении к накопителю,а не после считывания всего массива слов. Это повышает надежность устройства и оперативность контроля. Кроме того, в момент обiнаружения ошибки в узлах устройства фиксируется информация, облегчающая локализацию неисправностей, т.е. время восстановления устройства уменьшается, Поскольку правильность считываемых слов контролируется в каждом цикле обращения к накопителю, то повышается вероятность обнаружения многократных ошибок в массиве слов .

Для известных постоянных запоминающих устройств характерно выполнение их по интегральной технологии, при этом неисправность одного модуля памяти приводит к ошибкам в одноименном разряде нескольких слов. Такая многократная ошибка может и не быть обнаруженной только методом контрольного суммирования, а в предлагаемом устройстве такие ошибки будут обнаружены.

Например, при использовании в устройстве сумматора по модулю два, если :в массиве А возникла типовая ошибка— а) 1011 б) 1001

0101 0101

)001 1001

1 100

1001

1001 значения одноименных разрядов всех слов стали равными нулю (подчеркнутые разряды), то сумма по модулю два слов массива останется беэ изменения — б), Ошибки же в отдельных словах будут обнаруживаться с использованием контрольного разряда (в примере не показан).

ТиРаж 584 Подписное

Ужгород, ул.Проектиая, 4