Цифровой преобразователь координат

 

ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ, содержащий первьп и второй умножители, первьй элемент НСКПЮЧАЩЕЕ HJDi, блок поразрядного кодирования , генератор функций и общий блок управления, причем входы знаковых разрядов первой и второй групп входов преобразователя координат соединены с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно , выходы синуса и косинуса генератора функций подключены соответственно к первым входам первого и второго умножителей, вторые входы которьсх являются соответственно первой и второй группами информахщонных входов преобразователя координат, отличающийся тем, что, с целью расширения функциональных возможностей за счет вьтолнения операции преобразования прямоугольных координат при повороте осей, в преобразователь координат дополнительно введены кoм yтaтop, дешифратор, первьй и второй преобразователи кода, сумматор и элемент ИШ1, общий блок управления содержит семнадцать элементов И, пять элементов HJDI, элемент {-ШИ-НЕ, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер , вход запуска преобразователя координат соединен с первыми входами первого, второго, третьего элементов И и входом установки в 1 три1- гера общего блока управления, выход которого, подключен к втором входу первого элементаИ общего блока упpaвJteния , третий вход которого соединен с входом тактовых иьтульсов преобразователя координат, а выход подключен к первым входам четвертого пятого,шестого и седьмого элементов И о бщего блока управления и к тактовому входу блока поразрядно.го кодирования, второй вход четвертого элемента И об (Л щего блока управления соединен с первыми входами восьмого, девятого, десятого и одиннадцатого элементов И, элемента 1ШИ-НЕ, первого элемента ИЛИ общего блока управления и с первым выходом деишфратора, третий вход чет;вертого элемента И общего блока уп- 4 . равления подключен к вторым входам восьмого и девятого элементов И общего блока управления и к выходу О k( признака начала формирования блока поразрядного кодирования, второй вход второго элемента И общего блока управления соединен с вторыми входами третьего элемента И и элемента ИЛИ-ПЕ, первыми входами двенадцатого и тринадцатого элементов И, второго и третьего элементов 1ШИ общего блока управления, вторым выходом дешифратора и управлякнцим входом коммутатора, третий информационный выход дешифратора подключен к второму входу первого элемента ИЛИ обще

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

4(5)) G 06 F 7/548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3569518/24-24 (22) 30.03.83 (46) 23.02.85. Бюл. Р 7 (72) Е.Ф.Киселев (53) 68 1.325(088.8) (56) 1. Авторское свидетельство СССР

N - 942004, кл. С 06 F 7/548, 198 1.

2. Авторское свидетельство СССР

N - 943715, кл. G 06 F 7/548, 1981.

3. Авторское свидетельство СССР

Р 873239, кл. С 06 F 7/548, 1981 (прототип). (54) (57) ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

КООРДИНАТ, содержащий первый и второй умножители, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок поразрядного кодирования, генератор функций и общий блок управления, .причем входы знаковых разрядов первой и второй групп входов преобразователя координат соединены с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соответственно, выходы синуса и косинуса генератора функций подключены соответственно.к первым входам первого и второго умножителей, вторые входы которых являются соответственно первой и второй группами информационных входов преобразователя" координат, о т— л и ч а ю шийся" тем, что, с целью расширения функциональных возможностей за счет выполнения операции преобразования прямоугольных координат при повороте осей, в преобразователь координат дополнительно введены коммутатор, дешифратор, первый и второй преобразователи кода, сумматор и элемент ИЛИ, общий блок управления содержит семнадцать элементов И, пять

„„SU „„1141404 элементов И Ц1, элемент ИЛИ-НЕ, четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, вход запуска преобразователя координат соединен с первыми входами первого, второго, третьего элементов И и входом установки в 1" триггера общего блока управления, выход которого подключен к второму входу первого элемента И общего блока управления, третий вход которого соединен с входом тактовых импульсов преобразователя координат, а выход подключен к первым входам четвертого пятого, шестого и седьмого элементов И общего блока управления и к тактовому входу блока поразрядного кодирования, второй вход четвертого элемента И общего блока управления соединен с первыми входами восьмого, девятого, десятого и одиннадцатого элементов И, элемента ИЛИ-НЕ, первого элемента ИЛИ общего блока управления и с первым выходом дешифратора, третий вход чет. вертого элемента И общего блока уп.равления подключен к вторым входам восьмого и девятого элементов И общего блока управления и к выходу признака начала формирования блока поразрядного кодирования, второй вход второго элемента И общего блока управления соединен с вторыми входами третьего элемента И и элемен- та ИЛИ-НЕ, первыми входами двенадца- . того и тринадцатого элементов И, второго и третьего элементов ЫЗИ общего блока управления, вторым выходом дешифратора и управляющим входом коммутатора, третий информационный выход дешифратора подключен к второму входу первого элемента ИЛИ обще1141404 го блока управления, второй вход двенадцатого элемента И общего бло ка управления соединен с первым входом четырнадцатого элемента И общего блока управления и выходом конца формирователя блока поразрядного кодирования, выход восьмого элемента И общего блока управления подключен к первым входам пятнадцатого элемента И и четвертого элемента ИЛИ общего блока управления, второй вход ко.торого соединен с выходом двенадцатого элемента И и первым входом шестнадцатого элемента И общего блока управления, а выход подключен к первому входу пятого элемента ИЛИ общего блока управления и управляющему входу генератора функций, второй вход пятого элемента ИЛИ общего блока управления соединен с вы. ходом элемента ИЛИ-НЕ и первым вхолом семнадцатого элемента И общего блока управления, а выход подключен к второму входу пятого элемента И общего блока управления, выход которого соединен с вторыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И и счетным входом триггера общего блока управления, первый H второй входы первогc элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления подключены соответственно к выходу старшего разряда блока поразрядного кодирования и к выходу знакового разряда сумматора, а выход соединен с вторыми входами шестого и седьмого элементов И общего блока управления, третьи входы ко— торых подключены к выходу элемента ИЛИ, второй вход десятого эле— мента И общего блока управления соединен со знаковым разрядом первой группы входов преобразсвателя коорди- нат и первьвл информационным входом коммутатора, второй вход одиннадцатого элемента И общего блока управления подключен к знаковому разряду второй группы входов преобразователя координат, выходы десятого и одиннадцатого элементов И общего олока управления соединены соответственно с первыми входами второго и третьего элементов ИСК#ОЧАК@ЕЕ KIN общего блока управления, вторые входы которых соединены соответственно с выходами знаковых разрядов выходов синуса и косинуса генератора функций, выход второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ общего блока управления подключен к второму входу тринадцатого элемента И общего блока управления, выход которого соединен с входом управления вьдачей первого преобразователя кода, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления, второй вход ко горого подключен к выходу девятого элемента И общего блока управления, а выход соединен с вторым входом второго элемента ИЛИ общего блока управления, выход которого подключен к второму входу четырнадцатого элемента И общего блока управления, выход которого соединен с входом управления вьдачей второго преобразователя кода, выход первого элемента ИЛИ общего блока управления подключен к входу установки режима первого преобразователя кода и к второму входу третьего элемента ИЛИ общего блока управления, выход которого соединен с входом установки режима второго преобразователя кода, выходы четвертого, пятнадцатого, шестнадцатого и семнадцатого элементов И общего блока управления являются группой сигнальных выходов преобразователя координат, выходы второго третьего, шестого и седьмого элементов И общего блока управления подключены соответственно к входам записи, установки, уменьшения и уве-.. личения олока поразрядного кодирования, кодовый выход которого соединен с входом аргумента reнератора функций и является первым кодовым выходом преобразователя координат, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму информационному входу коммутатора, третий и четвертый информационные входы ко а утатора соединены со старшими разрядами третьей группы входов преобразователя координат, первый и второй информационнь|е выходы коммутатора и младшие разряды третьей группы входов устройства подключены к кодовым входам блока поразрядного кодирования, первый и второй управляющие входы дешифратора являются входами задания режима работы преобразователя координат, информационные входы первого и второго преобразователей кода соединены соответственно с выходами первого и второго умножителей, кодовые выходы первого

1141404 и второго преобразователей кода подключены соответственно к первым и вторым информационным входам сумматора и являются соответственно вторым и третьим информационными выхода. ми преобразователя координат, выход сумматора соединен с кодовым входом элемента ИЛИ и является четвертым информационным выходом преобразователя координат, причем каждый из преобразователей кода содержит сумматор, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к первому входу элемента И преобразователя кода и является входом управления выдачей преобразователя кода, вход установки режима преобразователя кода соединен с вторым входом элемента И преобразователя кода, выход которого подключен к входу переноса сумматора и к первым входам группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, вторые входы которой соединены с информационным входом преобразователя кода, а выходы подключены к первым информационным входам сумматора преобразователя кода, вторые информационные входы которого соединены с шиной "Земля" преобразователя координат, выход переноса сумматора преобразователя кода подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, выход которого и выход сумматора подключены к кодовому выходу преобразователя кода, причем блок поразрядного кодирования содержит сдвиговый регистр, регистр аргумента, дешифратор и элемент ИЛИ, 1

Изобретение относится к вычислительной технике и предназначено для выполнения по кодам входных координат измеряемой величины следующих трех операций: преобразование прямоугольных координат при повороте осей; преобразование прямоугольных координат в полярные координаты, преобразование полярных координат в прямоуголь ные .координаты. первый вход которого подключен к входу записи младших разрядов регистра

Ъ аргумента и входу записи блока поразрядного кодирования, второй вход элемента ИЛИ блока поразрядного кодиро-. вания соединен с входом начальной ус" тановки блока поразрядного кодирования, а выход подключен к входу записи старших разрядов регистра аргумента и входом записи сдвигового регистра, вход сдвига которого соединен с тактовым входом блока поразрядного кодирования, информационный вход сдвигового регистра подключен к шине

"i00...0" преобразователя координат, а и входов сдвигового регистра (n=Oмладший разряд, n+1 — старший разряд) соедийены с информационными входами дешифратора блока поразрядного кодирования, первый и второй входы стробов подключены соответственно к входам уменьшения и увеличения блока поразрядного кодирования, а выходы— соответствующим образом к входам установки в "1" и "0" младших разрядов регистра аргумента блока поразрядного кодирования, выходы которого соединены с кодовым выходом блока поразрядного кодирования, информационные входы регистра аргумента подключены к кодовым. входам блока поразрядного кодирования, младший и старший разряды сдвигового регистра соединены соответственно с выходами качала и конца формирования блока поразрядного кодирования, выход старmera разряда которого подключен к выходу старшего разряда регистра аргумента блока поразрядного кодирования.

Известны цифровые преобразователи координат (1) и (2 ., Основными недостатками этих преобразователей координат являются низкое быстродействие и ограниченность функциональных возможностей, обусловленные способом обработки информации и недостаточно полным использованием функциональных возможностей отдельных узлов этих устройств

1141404

Наиболее б.близки!! по технической сущности к изобретению является цифровой преобразователь координат, содержащий первый и второй умножители, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок пораз. рядного кодирования, генератор функций, первый блок управления, первый, второй и третий кодовые входы, управляющие входы, тактовый вход и вход !

О запуска, причем первый блок управления имеет девять входов, выходы импульсов съема результатов операций, управляющий выход, соединенный с управляющим входом генератора функций, 15 и синхронизирующие выходы, подключенные к управляющим входам блока поразрядного кодирования, первый и второй управляющие выходы и выход второго старшего разряда которого соединены

20 . соответственно с первыми тремя входами первого блока управления, четвертый и пятый входы которого подключены соответственно к входу запуска и тактовому входу, входы знаковых

25 разрядов второго и третьего кодовых входов — к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый и второй кодовые выходы генератора функций — с входами первых сомножителей первого и второго умножителей соответственно P3).

Основным недостатком известного преобразователя является ограничен35 ность функциональных возможностеи (он может выполнять только вторую и третью операции преобразования координат), обусловленная недостаточно полным использованием функциональных возможностей блока поразрядного коди.

40 оования и генератора функций.

Цель изобретения — расширение функциональных возможностей за счет выполнения операции преобразования пря. моугольных координат при повороте осей.

Поставленная цель достигается тем,50 что в цифровой преобразователь координат, содержащий первый и второй умножители, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок поразрядного кодирования, генератор функций и общий блок управле- 55 ния, причем входы знаковых разрядов первой и второй групп входов устройства соединены с первым и вторым входами и! р во! о .3!(Г Mp нта ИСКЛЮ (АЮЩ1 Г ИЛИ

coot BpòñòÂÐ!!HÎ, Выходl>! синуса и косинуса генератора функций подключены соответственно к первым входам первого и второго умножителей, вторые входы которых являются соответствен, но первой и второй группами информа— ционных входов устройства, дополнительно введены коммутатор, дешифра- тор, первый и второй преобразователи коДа, сумматор и элемент ИЛИ, а общий блок управления содержит семнадцать элементов И, пять элементов ИЛИ, элемент ИЛИ-НЕ, четыре элемента ИС—

КЛЮЧАЮЩЕЕ ИЛИ и триггер, вход запуска устройства соединен с первыми входами первого, второго и третьего элементов И и входом установки в

"1" триггера общего блока управления, выход которого подключен к второму входу первого элемента И общего блока управления, третьим входом соединенного с входом тактовых импульсов устройства, а вьгходом подключенного к первым входам четвертого, пятого, шестого и седьмого элементов И общего блока управления и к тактовому входу блока поразрядного кодирования, второй вход четвертого элемента И общего блока управ— .ления соединен с первыми входами восьмого, девятого, десятого и одиннадцатого элементов И, элемента ИЛИ-НЕ, первого элемента ИЛИ общего блока управления и с первым выходом дешифратора, третий вход четвертого элемента И общего блока управления подключен к вторым входам восьмого и девятого элементов И общего блока управления.и к выходу признака начала формирования блока поразрядного кодирования, второй вход второго элемента И общего блока управления соединен с вторыми входами третьего элемента И и элемен— та ИЛИ-НЕ, первыми входами двенадцатого и тринадцатого элементов И, втррого и третьего элементов ИЛИ общего блока управления, вторым выходом дешифратора и управляющим входом коммутатора, третий информационный выход дешифратора подключен к второму входу первого элемента ИЛИ общего блока управления, второй вход двенадцатого элемента И общего блока управления соединен с первым входом четырнадцатого элемента И общего блока управления и выходом конца фор1141404 мирования блока поразрядного кодирования, выход восьмого элемента И общего блока управления подключен к первым входам пятнадцатого элемента Ии четвертого элемента ИЛИ общего блока 5 управления,. второй вход которого соединен с выходом двенадцатого элемента И и первым входом шестнадцатого элемента И общего блока управления, а выход подключен к первому вхо"10 ду пятого элемента ИЛИ общего блока управления и управляющему входу генератора функций, второй вход пятого элемента ИЛИ общего блока управле" ния соединен с выходом элемента ИЛИ- 15

НЕ и первым входом семнадцатого элемента И общего блока управления, а выход подключен к второму входу пятого элемента И общего блока управления, выход которого соединен с 20

1 . вторыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И и счетным входом триггера общего блока управления, первый и второй входы первого элемента ИСКЛЮЧАНЗЦЕЕ

ИЛИ общего блока управления подключены соответственно к выходу старше- го разряда блока поразрядного кодирования и к выходу знакового разряда сумматора, а выход соединен с вторы- ЗО ми входами шестого и седьмого элементов И общего блока управления, третьи входы которых подключены к выходу элемента ИЛИ, второй вход десятого элемента И общего блока управления соединен со знаковым разрядом первой группы-входов устройства и первым информационным входом .коммутатора, второй вход одиннадцатого элемента И общего блока управления подключен к знаковому разряду второй группы входов устройства, выходы десятого и одиннадцатого элементов И общего блока управления соединены соответственно с первыми входа- 45 ми второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ общего блока управления, вторые входы которых соединены ° соответственно с выходами знаковых разрядов выходов синуса и косинуса SO генератора функций, выход второго элемента ИСКЛЮЧАНЩЕЕ ИЛИ общего бло" ка управления подключен к второму входу тринадцатого элемента И общего блока управления, выход которого соединен с входом управления выдачей первого преобразователя кода, выход третьего элемента ИСКЗПОЧАКЙ ЕЕ ИЛИ общего блока управления соединен с первым входом четвертого элемента ИСКЛЮЧАК1ЦЕЕ ИЛИ общего блока управления, второй вход которого подключен к выходу девятого элемента И общего блока управления, а выход соединен с вторым входом второго элемента ИЛИ общего блока управления, выход которого подключен к второму входу четырнадцатого элемента И общего блока управления, выход которого соединен с входом управления выдачей второго преобразователя кода, выход первого элемента ИЛИ общего блока управления подключен к входу установки режима первого преобразователя кода и к второму входу третьего элемента ИЛИ общего блока управления, выход которого соединен с входом установки режима второго преобразователя кода, выходы четвертого, пятнадцатого, шестнадцатого и семнадцатого элементов И общего блока управления являются группой сигнальных выходов устройства, выходы второго, третьего, шестого и седьмого элемен тов И общего блока управления подклю чены соответственно к входам записи, установки, уменьшения и увеличения кода блока поразрядного кодирования кодовый выход которого соединен с входом аргумента генератора функций и является первым кодовым выходом устройства, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к второму информационному входу коммутатора, третий и четвертый информационные входы коммутатора соединены со старшими разрядами третьей группы входов устройства, первый и второй информационные выходы коммутатора и мпадшие разряды третьей группы входов устройства подкЛючены к кодовым входам блока поразрядного кодирования, первый и второй управляющие входы дешифратора являются входами задания режима работы устройства, информационные входы первого и второго преобразователей кода соединены соответственно с с выходами первого и второго умножителей, кодовые выходы первого и вч орого преобразователей кода подключены соответственно к первым и вторым информационным входам сумматора и являются соответственно вторым и третьим информационными выходами .устройства, выход сумматора соединен с кодовым входом элемента ИЛИ и яв1141404 ляется четвертым информационным выходом устройства, причем каждый из преобразователей кода содержит сумматор, группу элементов ИСКЛЮЧАЮ—

ЩЕЕ ИЛИ, элемент И и элемент ИСКЛЮ- 5

ЧАЮЩЕЕ ИЛИ, первый вход которого под ключен к первому входу элементов И преобразователя кода и является входом управления выдачей преобразователя кода, вход установки режима

10 преобразователя кода соединен с вторым входом элемента И преобразователя кода, выход которого подключен к входу переноса сумматора и к первым входам группы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ преобразователя кода, вторые входы которой соединены с инфор лационным входом преобразователя кода, а выходы подключены к первым информа. ционным входам сумматора преобразо— вателя кода, вторые информационные входы которого соединены с шиной

Земля" устройства, выход переноса сумматора преобразователя кода подключен к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ преобразователя кода, выход которого и выход сумматора под ключены к кодовому выходу преобразователя кода, причем блок поразрядно—

ro кодирования содержит сдвиговый 39 регистр, регистр аргумента, дешифратор и элемент ИПИ, первый вход которого подключен к входу записи младших разрядов регистра аргумента и входу записи блока поразрядного кодирования, второй вход элемента ИЛИ блока поразрядного кодирования соединен с входом установки блока поразрядного кодирования, а выход подключен к входу записи двух старших раз- <О рядов регистра аргумента и входу записи сдвигового регистра, вход сдвига которого соединен с тактовым входом блока поразрядного кодирования, информационный вход сдвигового ре гистра подключен к шине "100...0" устройства, а п выходов сдвигового регистра (n=0 — младший разряд, п+1— старший разряд) соединены с информационными входами дешифратора блока 5Q поразрядного кодирования, первый и второй входы стробов подключены соответственно к входам уменьшения и увеличения блока поразрядного кодирования, а выходы — соответствующим об-55 разом к входам установки в 111 и "О" младших разрядов регистра аргумента блока поразрядного кодирования, выходы которого соединены с кодовым выходом блока поразрядного кодирования, информационные входы регистра аргумента подключены к кодовым вхо— дам блока поразрядного кодирования, младший и старший разряды сдвиговогс регистра соединены соответственно с выходами начала и конца формирования блока поразрядного кодирования, выход старшего разряда которого подключен к выходу старшего разряда регист ра аргумента блока поразрядного кодирования.

На фиг.1-5 приведена функциональ ная схема, предлагаемого цифрового преобразователя координат.

Преобразователь (фиг.1) содержит умножители 1 и 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, блок 4 поразрядного кодирования, генератор 5 функций, общий блок управления, состоящий из блока

6 управления и блока ? управления, коммутатор 8, дешифратор 9, преобразователи 10 и 11 кода, сумматор 12, зле лент ИЛИ 13, выход 14 знакового разряда кодового выхода 15 и вьгсод

16 знакового разряда кодового выхода

17 генератора 5 функций, управляющие выходы 18 и 19 и выход 20 старшего разряда кодового выхода 21 блока 4, вход ?2 запуска и тактовый вход 23 преобразователя, выход 24 знакового разряда кодового выхода 25 сумматора

12, выход 26 элемента 13, выходы 2729 дешифратора 9, подключенного к управляющим входам 30 и 31, входы 32 и 33 старших и входы 34 младших разрядов третьего кодового входа, вход

35 знакового разряда и входы 36 остальных разрядов первого кодового входа, вход 37 знакового разряда и входы 38 остальных разрядов второго кодового входа, выход 39 элемента 3, выходы 40 и 41 коммутатора 8, кодовые выходы 42-45 умножителя 1, умножителя 2, прсобразователя 10 кода и преобразователя 11 кода соответственно, выходы 46-55 блока 6 и выходы 5659 блока 7.

Блок 6 управления (фиг,2) содержит триггер 60, двенадцать элементов И 61-72, два элемента ИЛИ 73 и

74, элемент ИЛИ-НГ 75 и элемент ИСКЛЮЧАНМЦЕЕ ИЛИ 76 .

1141404 (2) . П39= П35®П37, Блок 7 управления (фпг. 3) содержит пять элементов И 77-81, три элемента ИЛИ 82-84 и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 85-87.

Преобразователь 10 или 11 кода (фиг.4) содержит сумматор 88, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 89, элемент И 90 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 91

Предлагаемый преобразователь выполнен на интегральных схемах (ИС) серий 133 и 556.

Блок 4 поразрядного кодирования (фиг. 5) содержит (n+2) -разрядный регистр аргумента на D-триггерах, (n+

+ 1)-сдвиговый регистр импульсов, дешифратор и элемент ИЛИ 2, через ко20 торый установочный вход сдвигового регистра и входы записи двух старших разрядов регистра связаны с выходами 51 и 52 блока 6, выход 51 которогс соединен с входами записи остальных триггеров регистра аргумента, входы установки в "О" младших разрядов регистра аргумента связаны через дешифратор с выходом 52, который подключе1к входу установки в п1п старшего из мпадших разрядов регистра аргумента, ЗО выход 53 с оединен с тактовым входом сдвигового регистра, подключенного выходами к информационным входам дешифратора, через который установочные входы младших разрядов регистра аргу-35 мента с вяз аны с оответствующим образ оь с выходами 54 и 55 блока 6, входы разрядов кодового входа блока 4 соединены с информационными входами регистра аргумента, выходы которого образуют кодовый выход 21, а выходы .старшего и младшего разрядов сдвигавого регистра являются выходами 18 и

19 соответственно. В сдвиговом регистре, в любой момент времени только один из разрядов может находиться в

"1". Сдвиговый регистр с помощью дешифратора управляет переключением младших разрядов регистра аргумента по алгоритму поразрядного кодирова— ния.

Генератор 5 функций выполнен на основе синус-косинусного преобразователя,.

Обозначив на входах и выходах через И импульсные сигналы, через. П— потенциальные или управляющие сигналы, через Ф вЂ” коды, работу предлагаемого преобразователя можно описать следующим образом.

Преобразователь работает циклически — так, что в каждом цикле вычис-, лений выполняет одну из трех операций" преобразования координат: выполняет при ПЗО-031=0 первую операцию, при

ПЗО=О, П31-1 вторую операцию, при

П30=1, П31=0 (или fl30=t131=1) третью операцию с результатом в дополнительном (или прямом) коде. Цикл выполнения любой из трех операций начинается по И 22 запуска (каждый И 22 сов-, падает с одним из тактовых импульсов И 23), по которому триггер 60 устанавливается в "1" и блок 6 вырабатывает при.выполнении первой и третьей операции импульс И 51, а при выполнении второй операции — импульс

Н52. В течение цикла вычисления по импульсам И23 на выходе 53 вырабатывается при выполнении первой операции два импульса, при выполнении второй операции — (и+1) импульсов, а при выполнении третьей операции — один импульс l453. В конце каждой операции элемент 66 генерирует импульсы И 66, в момент окончания которого триггер

60 устанавливается в "О". На этом цикл вычисления заканчивается, а очередной цикл начнется при поступлении очередного И22.

I Ъ

Операндами в преобразователе являются (n+2)-разрядный код 2 полярного л угла с, и-разрядный код r полярной л координаты r и коды у и х прямоугольных координат у и х соответственно. л

Связь между с и с(,характеризуется выражениями где о и о - — разрядные цифры стар и ших разрядов кода М, с — код приведенного угпр у л ла а(„р 2 с яр с1. — разрядная цифра i-го р аз ряда к ода

В установившемся режиме элемент 3 вырабатывает сигнал

1141404 (3» (4) 10

Ф42=Ф15" ф 36 )

Ф43=ф1 7»ф38 3 (6) (7) (12) О при ф 25=0, 1 при ф 25ФО, (8) П26=

П14=П50 Ьо« П50 а,;

Il16 Ï50 ЬоЮ50 ао (9) и коды ф 1 5=1П50 Ь v ff 50 а 1 ф17=! П50 b" П50 à 11 (10; — 2Л 14 0. (13) де щифра тор 9 — с и г палы

П27=ПЗО П31

fl28=fl30 П31

Г12 9 = ПЗО. П 31 коммутатор 8 — сигналы

П40=П28 - f132vfl28 f135 j

П41 = П28 П 3 З /П 28 П 39 ) блок 7 — сигналы

П56=(П14@П 27 П35) П28

П57=П27чП 29

П58=П19 ((П16@П27. П37)®П18- П 27)

fl59=fl57 f1 28 (5) умножители 1 и 2 — коды..сумматор 12 — код ф 25=ф44+ф45 элемент 1 3 — сигнал а генератор 5 функций — сигналы где х — оператор умножения 35 и „3 и л

b=-cos — Ф 21; a=s in — Ф 21, 2 2

Яь ф 21 — (n+2)-разрядный код угла -Ф21, а и Ь вЂ” разрядные цифры знаковых 40 о о и разрядов кодов а и Ь.

Преобразователь 10 (или 11) кода по коду Ф42 (или ф43) и сигналам

П56 и П57 (или П58 и П59) формирует при П 57=0 (или при П59=0) прямой, 45 а при ll57««1 (или при П59=1) — дополнительный код Ф 44 (или Ф 45), знаковый разряд которого определяется сигналом П 56 (или П 58) . Причем / Ф 44/= 142, а / Ф 45/= Ф43. 50

Перед началом каждого цикла вычисt1 11 лений триггер 60 находится в О, а содержимое блока 4 определяется предыдущим циклом вычислений.

С учетом изложенного рассмотрим, 5s как в преобразователе осуществляется цикл выполнения каждой из трех операций преобразования координат.

В течение каждого цикла выполнения первой операции на ЦПК поступает управляющий код fl 30 ПЗ 1=00, код с« ., определяемый сигналами П32= с, f133=ñ п и и кодом ф 34= I>p прямой код у (т.e. y =l135, I у!= ФЗб) и прямой код

xî=ПЗ7, /х/=438) .

Цикл вычислений начинается по И 22, по которому блок 6 генерирует И51;

После окончания И 51 в регистр блока

« п заносится код с = Ф 21, а сдвиговый регистр блока 4 устанавливается в состояние 10,...0 первого такта кодирования (1118-1), и начинается первый такт выполнения первой операции. Сумматор 12 вырабатывает в течение первого такта дополнительный код у =Ф25=у.соя Ы +(-x sin ñ ), (11) а в течение второго такта — дополни— тельный код х =ф25=g»sink+x«соя с -, где у и х — координаты точки (у+, х") относительно новой прямоугольной системы координат с тем же началом, расположенной относительно системы таким образом, что угол хОх+ между осью Ох и осью Ох+ равен с«и отсчитывается в положительном направлении.

Блок 6 в конце первого такта вырабатывает импульс И 46, а в конце второго такта — импульсы И47 и И66.

По И46 и И 47 осуществляется съем с преобразователей (11) и (12) кодов соответственно. После окончания И 66 триггер 60 устанавливается в "О",что означает конец цикла вычислений.

Следует заметить, что первая операция выполняется и для отрицательных углов

На предлагаемый преобразователь при выполнении первой операции в случае (13) необходимо подавать код л

=4-/ / согласно (1).

В течение каждого цикла выполнения второй операции на преобразователь поступает управляющий код ПЗО П 31=

=01, прямой код у, определяемый сигналом П35=уо и кодом Ф 36=/у/ и прял п мой код х, определяемый сигналом

П37=м и кодом Ф38=/х/.

1 ! 141404

lie И блок 6 сначала генерирует

l1 5?,» затем (л+1) импульсов от И 53 по

И23. После. окончания И 52 сдвиговый регистр блока 4 устанавливается в состояние 10...0, а Ф 21= с 1-о ;,—

10...0, где с = 40=у а а - Ï41=ó 9

exe °

Первые и тактов второй операции являются тактами поразрядного кодирования для нахождения, с помощью импульсов И 54 и И55 (при П 26=1) вырабатываетсл или импульс И54 уменьшения кода Ф 21, либо импульс И 55 увеличения кода ф 21), кода 2 " "1= с =

= ф 21, такого, для которого наиболее точно выполняется приближенное равенство ф44+ ф45=(у соз с1(" +(-! х ..з пс(д (14) ф44=х=г.cos с() ф45=у=г з п с() (16)

По И49 произвоцится съем кодов прямоугольных координат х=ф44 и у=

=Ф45, а после окончания И 66 триггер

60. устанавливается в "О", что .означает конец цикла вычислений. 55

B(n+1)-.такте второй операции (П19=

=1) находится код r

r = Ф25=ф44+ ф45=у. sind+x cos с" (15)

25 и вырабатываются импульсы И48 и

Ибб. По И48 производится съем кодов полярных координат Й= ф21 и г=ф25, после окончания Ибб триггер 60 устанавливается в "О", что означает конец цикла вычислений.

В течение каждого цикла выполнения третьей операции на преобразователь поступает управляющий код 030 ll31=10 (или fl 30 f131=11), код r= ф36= Ф38 и код, определяемый сигналами 932=

= 4r l1 33= d и кодом Ф34= с „ .

По Ц 22 блок б сначала генерирует

И51, а затем импульсы Н49 и Нбб. После окончания l451 сдвиговык резистр блока 4 устанавливается в состояние

10...0, а Ф21=4zс < 4 . - с(р2.

Третья операция выполняется эа один такт, в течение которого преобразователи 10 и 11 кода вырабатывают при Р30 П31=10 дополнительные, а 45 при ПЗО П31=11 — прямые коды коорцинат, т. е.

Из указанного следует, что длительности циклов выполнения первой, второй и третьей операции составляют

Т1, Т2, ТЗ соответственно: (17) (18) (19) T1=2t;

Т2=(п+1) t;

73=t, гДе t — период частоты следования тактовых импульсов И23, выбираемый из соотношения t Ъ

)t)+t + + + (20)

rpe t,t,1:,Е„. и t — длительность

1 1» о установления сигналов в генераторе 5 функций, умножителе 1,формирователе 10, сумматоре 12 и элементе 13 соответствен(21) T i 6o = (п+3) и/2.

Сравнивая (21) и (17) для п=10 получаем

Т16о

Т1 (22) Реализация известного и предлагаемого преобразователей для п=10 на

ИС серий 133 и 556 показывает,. что объем оборудования предлагаемого преобразователя примерно в два раза меньше объема оборудования известного.

Технико-экономическая эффективность изобретения заключается в том, что при примерно равных объемах оборудования предлагаемого и известного преобразователей последний имеет более широкие функциональные возможнос" ти: позволяет выполнять операцию преобразования прямоугольных координат при повороте осей и выдавать результат операции преобразования полярных координат в прямоугольные координаты как в дополнительном, так и прямом коде.

/ но.

Известный преобразователь реализует первую операцию за время

1141А04

Яиа. f

1141404

1141404

1141404

Фиг Х

ПППППИ Заказ, 496/Зб ТиРаж 710 ПоПлислае

Филиал ППП "Пвтелт, г.Ужгород, ул.Провизжал, 4