Устройство для суммирования

 

УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ , содержащее входной регистр, входы разрядов которого подключены к соответствующим входным шинам устройства, отличающееся тем, что, с целью повьшения быстродействия , устройство содержит п преобразователей двоичного кода в код из 2 (где i- номер преобразователя), причем входы i-ro преобразователя двоичного кода в код КЗ 2 соединены с выходами разрядов входного регистра с (n-i+1)-ro nq п-й, j-й выход ( j 1, ..., 2) .t-ro преобразователя двоичного кода в код 2 из 2 соединен с(п- i+1)-ft выходной шиной каждой ( j + 1 2)-и группы выходных шин устройства (где 1 О, ..., 1).

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) р(ц) С 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ., l

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3531823/18-24 (22) 24. 12. 82 (46) 15.05.84. Бюл. У 18 (72) М.С. Белков и E.À. Братальский (53) 681.325.5(088.8) (56) 1. Карцев М.А. Арифметика цифровых машин. М., "Наука", 1969, рис. 2-39.

2. Вопросы радиоэлектроники.

Сб. Сер. ЭВТ, вып. 9, 1974, рис. 1 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ СУММИРОВА

НИЯ, содержащее входной регистр, входы разрядов которого подключены к соответствующим входным шинам устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит и преобразователей двоичного кода в код "2 1 " из 2 " (где ) - номер преобразователя), причем входы

i-го преобразователя двоичного кода в код "2 " из 2 " соединены с выходами разрядов входного регистра с (n — i+1)-го nq n-й, j-й выход (1 = 1, ..., 2") .i-ão преобразователя двоичного кода в код 2 1иэ 2 " соединен с (n — 1+ 1)-й выходной шиной каждой (j + 1(2 )-й группы выходных шин устройства (где

Ф = О, ..., 2 п 1- 1), 10924

Периоды

С 43 С45

С 4,15

С 4 1 е ° °

1

Изобр!.. ге!! ге 0 !!Ос!! гся к вычисли тельной технике и может быть использовано в вычислительньгх устройствах для одновременного суммирования числа с набором констант °

Известно устройство для суммирования и -разрядного числа с набором констант О-N, содержащее Г! нходных шин, входной регистр и суммирующий узел. Такое устройство выдает получе-10 ние суммы последовательно, по одной сумме за такт г 1 1.

Недостатком данного устройства является низкое быстродействие.

Известно также устройство для

t5 суммирования, содержащее входной регистр, входы разрядов которого подключены к соответствующим разрядам входной шины устройства, и полусумматоры, выходы которых подключены к 2 " групп по и вьгходных шин в каждой группе устройства, где и — раз- рядность входного регистра. Данное устройство обеспечивает выдачу всех сумм одновременно L2 $, 25

Недостатком известного устройства является низкое быстродействие иэза значительной задержки выдачи всех сумм. Задержка объясняется поочередным формированием сумм, на что затрачивается время более — 2 " !., где !. — задержка одного полусумматора.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что устройство для суммирования, содержащее входной регистр, входы разрядон которого подключены к соответствующим входным шинам

40 устройства, содержит и преобразователей двоичного кода в код "2 из 2 " (где i — номер преобразователя), причем входы i-ro преобразо ч 1 — 1 вателя двоичного кода в код

45 из 2 " соединены с выходами разрядов входного регистра с (t- !+ 1)-гф по п-é, j é выход (j = 1, ..., 2 ) !

i-го преобразователя двоичного кода н код "2 иэ 2 " соединен с

50 (tl -1 + 1)-й выходной шиной каждои (j + к 1 )-й группы вьгходных шин и-1 устройства (где к = О, ..., 2 — 1),.

На фиг. 1 приведена структурная схема устройства фея суммирования для и = 4; на фиг. 2 — пример по55 строе!!ия структурной схемы преобраIT зователл двоичного кода в код из Я"; !а ф!!г. 3 — таблица соответст96 2 вия дноичньгх кодов кодам "4 из 8" на фиг. 4 — функциональная схема преобразователя двоичного кода в код "2 иэ 4".

Устройство для суммирования для и = 4 состоит иэ входного регистра

1, четырех преобразователей 2-5 двоичного кода в код "2 "из 21", входных 6 и выходных 7 шин. На вход регистра 1 поступает четырехразрядное число А = а„а2а а . Преобразователи 2-5 имеют соответственно от одного до четырех входов и от двух до шестнадцати выходов. Их выходы объединены в шестнадцать групп по четыре н каждой группе.

Преобразователь кода, имеющий входов, может быть построен из двух других преобразователей, имеющих соответственно и и (i< + 1) входов, 4 причем гн+ k = 1 . Кроме двух двухвходовых преобразователей 8 трехвходовый преобразователь 4 содержит также четыре коммутационных элемента 9 и дешифратор 10 с инверсным входом (фиг. 2). Управляющие входы коммутационных элементов 9 подключены к выходам дешифратора 10.

Двухнходовый преобразователь 3 состоит из сумматора 11 по модулю два и двух элементов HE 12 и 13 (фиг. 4).

Устройство работает следующим образом.

Код числа A поступает на входные шины 6 и принимается в регистр 1.

После установки сигналов на выходах регистра 1 в преобразователях 2-5 начинается формирование кодов А, А +1, А +2, ..., А+ м одновременно для всех разрядов. (и — i+1)-й разряд всех, сумм формируется как код длиной 2 разрядов, содержащий дне группы по 2 " нулей и единиц, в соответствии с таблицами истинности, показанными на фиг. 3. Код для каждого разряда повторяется периодически.

Например:

3 10924

Таким образом, каждый разряд кода в общем случае используется многократно, одновременно представляя соответствующий разряд нескольких сумм. 5

Задержка формирования разрядов сумм составляет:

Для младших разрядов С 1а

С I

С " За Io г, Ф

Дпя старших разрядов С 1 4

1,j

96 4

Такая же закономерность сохраняется (в основном) и для больших т.е. наибольшая задержка формирования всех разрядов составляет (Хоц Х) .

Таким образом, по сравнению с устройством-прототипом данное устройство обеспечивает существенное повышение быстродействия в N/Iog N раз.

1092496

ВНИИПИ Заказ 3255/32 Тираж 699 Подинсное

Филиап ППП "Патент", г.Ужгород, ул.Проектная, 4