Устройство для вычисления элементарных функций по алгоритму волдера

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ ПО;; АЛГОРИТМУ -ВОЛДЕРА, содержащее четыре регистра, три сумматора-вычитателя, два сдвигателя и блок управления, причем выходы первого и второго регистров соединены с первыми информационными входами соответствующих сумматоров-вычитателей ,и информационными входами соответствующих сдвигателей, выходы первого и второго сдвигателей соединены с вторыми информа-; цлрнными входами второго и первого сумЧ мато ров-вы читателе и соответствеййо, ходы первого и второго сумматоров-вычи .Тателей.соединены с входами соответствую щих регистров, входы третьего и четверто ГО и четвёртого регистров соединены с ин-; формационными входами третьего сумматора-вычитателя , выход которого подключен к входу третьего регистра, выходы знаковых; разрядов первого и третьего регистров соединены с первым и вторым входами блбка} управления, третий и четвертый входы кото рого соединены с входом запуска устройства и входом кода операции устройства, пер вый вход блока управления соединен с управляющими входами первого и второго рдвигателей, второй выход блока управле-; |1ия подключен к управляющим входам пер-; вого, второго и третьего сумматоров-вычи-i тателей, отличающееся тем, что, с целью сокраЩения времени вычислений, в него введе;| ны два элемента равнозначности и элемёнВ .И, а блок управления содержит управляе-; мый генератор импульсов, счетчик, узел формирования знака и блок постоянной памяти, причем входы первого и второго элементов равнозначности соединены с выходами со-; ответствующих сдвигателей, а выходы под-i ключены к входам элемента И, выход кото-t рого соединен с пятым входом блока управ- (Л ..ления, при этом в блоке управления входЫ запуска и останова управляемого генератора : импульсов соединены с третьим и пятым :Входами блока управления, а выход ключей к счетному входу счетчика, вхоД обнуления которого подключен к третьему ; входу блока управления, а выход соединен с первым выходом блока управления и входом блока постоянной памяти, выход котоO5i рого является третьим выходом блока уп00 раления и подключен к входу четвертого ре-; со гистра, входы узла формирования знака СО: соединены с первым, вторым и четвертым входами блока управления, выход узла фор-; со мирования знака является вторым выходом ; ;блока управления.

ÄÄSUÄÄ 1068933 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК цц G 06 F 7/544

ОПИСАНИЕ И3ОБРЕТЕНИЯ

Н ABTOPCHQMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (Ж ) 3418682/18-24 (22) 07.04.82 (46) 23.01.84. Бюл. № 3 (72) Е. С. Вальшонок, В. Н. Вавилов, В. Д, Митин, Н. М. Пиневский и А. С.. Си.галов (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР № 748418, кл. G 06 F 7/548, 1978.

2. Байков В. Д., Смолов В. Б. Аппаратурная реализация элементарных функций, в ЦВМ. Л;, изд-во ЛГУ, 1975, с. 71, рис. 21, (прототип) .. (54) (67) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИИ ПО;

АЛГОРИТМУ ВОЛДЕРА, содержащее четыре регистра, три сумматора-вычитателя, два сдвигателя и блок управления, причем выходы первого и второго регистров соединены с первыми информационными входами соответствующих сумматоров-вычитателей ,и информационными входами соответствующих сдвигателей, выходы первого и второго сдвигателей соединены с вторыми информа-, ционными входами второго. и первого сум- маторов-вычитателей соответсьтвей о, вы, ходы первого и второго сумматоров-вычи дателей соединены с входами соответствую.щих регистров, входы третьего и четвертого и четвертого регистров соединены с ин; формационными входами третьего суммато-. ра-вычитателя, выход которого подключен к входу третьего регистра, выходы знаковых разрядов первого и третьего регистров сое-, динены с первым и вторым входами блока, управления, третий и четвертый входы кото рого соединены с входом запуска устроист. ва и входом кода операции устройства, пер вый вход блока управления соединен с упвавляющимн входами первого и второго

„"двигателей, второй выход блока управле-, ния подключен к управляющим входам первого, второго и третьего сумматоров-вычитателей, отличающееся тем, что, с целью сок-, ращения времени вычислений, в него введе ны два элемента равнозначности и элемен J .1

И, а блок управления содержит управляе- мый генератор импульсов, счетчик, узел формирования знака и блок постоянной памяти, 1 причем входы первого и второго элементов равнозначности соединены с выходами соответствующих сдвигателей, а выходы под- ключены к входам элемента И, выход кото Е

t д рого соединен с пятым входом блока управ- ления, при этом в блоке управления входы запуска и останова управляемого генератора импульсов соеаииеиы с третьим и пятый и входами йлока управления, а выход под- ключен к счетному входу счетчика, вход ф обнуления которого подключен к третьему входу блока управления, а выход соединен > с первым выходом блока управления и вхо- дом блока постоянной памяти, выход кото- рого является третьим выходом блока уп1 раления и подключен к входу четвертого ре-, гистра, входы узла формирования знака Ж соединены с первым, вторым и четвертыМ ©ф входами блока управления, выход узла фор-, мирования знака является вторым выходом, блока управления.

1068933

Изобретение относится к вычислительной

1ехннке и может быть использовано для вычисления значений элементарных функ ций,.отображенных с помощью итерационных алгоритмов Волдера.

Известно устройство для вычисления элементарных функций, реализующее алгоритм

Волдера и содержащее комбинационные сумматоры-вычислители, .регистры памяти и узлы управления 11J

Недостатком это о устройства является независимость числа итераций от величин аргументов, что приводит к снижению быстродействия этих устройств.

Наиболее близким по технической сущности к предложенному является устройство для вычисления функций агс197 содержащее регистры, сумматоры-вычитатели, шифратор и блок управления 12)

Недостатками у стройства являются ограниченные функциональные возможности и недостаточ ное быстродействие.

Цель изобретения — сокращение времени вычислений.

Поставленная цель достигается тем, что в устройство для вычисления элементарных функций по алгоритму Волдера, содержащее четыре регистра, три сумматора-вычитателя, два сдвигателя и блок управления, причем выходы первого и второго регистров соединены с. первыми информационными входами соответствующих сумматоров-вычитателей и информационными входами соответствующих сдвигателей, выходы первого и второго сдвигателей соединены с вторыми информационными входами второго и первого сумматоров-вычитателей соответственно, выходы первого и второго сумматороввычитателей соединены с входами соответсгвующих регистров, выходы третьего и четвертого регистров соединены с информацион-. ными входами третьего сумматора-вычитателя, выход которого подключен к входу третьего регистра, выходы знаковых разрядов первого и третьего регистров соединены с первым и вторым входами блока управления, третий и четвертый входы которого соединены с входом запуска устройства и входом кода операции устройства, первый выход ,блока управления соединен с управляющими входами первого и второго сдвигателей, второй выход блока управления подключен к управляющим входам первого, второго и третьего сумматоров-вычитателей, введены два элемента равнозначности и элемент И а блок управления содержит управляемый генератор импульсов, счетчик, узел форми. рования знака и блок постоянной памяти, причем входы первого и второго элементов равнозначности соединены с выходами соответствующих сдвигателей, а выходы подключены к входам элемента И, выход кото. рого соединен с пятым входом блока управления,.при этом в блоке управления входы запуска и останова управляемого генерато- ра импульсов соединены с третьим и пятыми входами блока управления, а выход под. ключен к счетному входу счетчика, вход обнуления которого подключен к третьему входу блока уггравления, а выход соединей с первым выходом блока управления и входом блока постоянной памяти„выход которого является третьим выходом блока уп-, равления и подключен к в-.оду четвертог0 регистра, входы узла формирования знака соединены с первым, вторым и четвертым

10

Сигнал запуска устройства поступает по входу 18, устанавливает триггер 21 в состояние «1» и сбрасывает в нулевое состояние счетчик 15. Сигнал выхода триггера 21 поступает на вход элемента И 22, после чего импульсы от генератора 20 импульсов поступают на вход счетчика 15, который вырабатывает в процессе счета коды величины i — номеров- итераций. входами блока управления, выход узла формирования знака является вторым выходом блока управления.

На фиг. 1 представлена структурная схе ма устройства; на фиг. 2 — структурная схема формирователя знака операций..

Устройство содержит сумматоры-вычитатели 1 — 3, регистры 4 — 7, сдвигатели 8 и 9, блок 10 управления, элемент И 11, элементы 12 и 13 равнозначности, . управляемый генератор 14 импульсов, счетчик 15, блок 16 постоянной памяти, узел 17 формирования знака, вход 8 запуска устройства и вход !9 кода операций.

Управляемый генератор 14 импульсов содержит генератор 20 импульсов, триггер 21

25 и элемент И 22. Входы 23 и 24 запуска и останова управляемого генератора 14 являются входами триггера 21.

Узел 17 формирования знака содержит дешифратор 25, элементы И 26 — 28, элемент ИЛИ 29, вход 30 записи кода операции, входы 31 и 32 для записи знаков операндов Y;, Q;, элемент HE 33,: выход 34 для выдачи значения

Устройство . работает следующим обра зом., Вычисляют элементарные функции путеМ реализации алгоритма Волдера..

Я;„= Я1 — g-arctg2

Y;„= У1+ РХ 2. ;

Х1+ — — Х вЂ” ф;Ъ ; - 2 ; (1) где — номер инерации;

Ц-+1 -вырабатывается в зависимости от вычисляемой функции по изt вестным соотношениям для величин з1фпЧ, signa<,"

XoY<,gg -исходные данные для вычисления по алгоритму Волдера;

ХЯ, Я1-текущие значения вычисляемых величин.

Исходные: данные для вычислений — величины Уо, Х„, Qo — записываются в регист,ры 4 — 6.

1068933

Вид операции

Код операции

sinX cosX expX

shg, с h

sign Q1

-Я18п У1

sign У;

Величина Х! в процессе вычислений со.держится в регистре 5, Yq — регистре 4, gi — в регистре 6.

Операции сложения и вычитания производятся ча сумматорах-вычитателях 1 — 3, операции сдвига на i разрядов кодов величии Х; н У» на итерации, соответствующие умножению на 2 — на сдвигателях 8 и 9.

Регичтр 7 служит для хранения величин

arctg 2 íà i-й итерации. Коды этих величин поступают в регистр 7 из блока 16 постоянной памяти, на вход которого постуиает код номера итерации i из счетчика 15.

8.rctg Y/Х, Х +К

are tg { У/Х) На входы элементов 12 и 13 равнознач;. ности поступают сигналы с выходов сдвигателей 8 и 9. На выходе каждого из элементов 12 и 13 равнозначности формируется едй 30 ничный сигнал при наличии всех нулевых или всех единичных сигналов на входах этого элемента. Наличие всех нулевых сигналов сдвигателей 8 и 9 означает, что все значащие цифры двоичных кодов сигналов, поступающих из регистров 4 и 5 на входы сдви- И гателей 8 и 9,. остаются левее- входа младfirего разряда соответствующего сумматоравычитателя 1 или 2. ИифорМация на выходах сдвигателей 8 и 9 прн последующих итерациях не меняется, так как при сложении ко,ков, находящихся в регистрах 4 и 5, с кодом «0...0» или «! ...1» результаты на выходах сумматоров-вычФтателей 1 и 2, поступаю.. щие в регистры 4 и 5, могут измениться не более чем на единицу младшего разряда по величине, а значит, число значащих цифр 4S результатов изменяется не более чем на единицу, При этом на выходы сдвигателей 8 и 9 поступают на последующей итерации дво. ичные коды, сдвинутые на число разрядов на единицу большее, чем на том цикле вычислений, когда уже получены все нулевые или все едйничные коды.

Таким образом, при появлении таких сигналов на выходах сдвигателей 8 и 9 другая информация на этих выходах при последующих итерациях появиться.уже не может.

Следовательно, разрядность двоичных ко- . дов сигналов, используемых для вычислений

Ь устройствах для реализации алгоритма

Я

Сумматоры-вычитатели 1 — 3 выполняют операцию сложения или вычитания в зависимости от кода 1, поступающего на третья входы сумматоров-вычитателей из блока 17 фррмирователя знака операций. На входы блока 17 поступают коды знаков величин Я и Y». Ha вход записи кода этой схемы пос тупает код операции, которую необходимо выполнить.

На выходе узла 17 формируется сйгнал

@ в-соответствии с выражением (1) и та6лицей.

Волдера, позволяет производить вычисления только конечное (меньшее или pawod разрядности и двоичных кодов) число итеративных циклов, после чего на выходаМ сдвигателей 8 и 9 появляются все нулевые или все единичные сигналы и дальнейшие вычисления не привед; т к уточнению результатов. Более того, добавление к содержимому регистров 4 и 5 двоичного кода «1...1» изменяет содержимое этих регистров на еди-.. ницу на каждом цикле вычислений, что приводит к значительному увеличению погрешности результатов.

При вычислении функций arctg (У/..), arcth (Y/Õ), ехр Х результат формируется на регистре 6. Для этих выч слений необходимы знаки результатов, находящихся в регистре 4.

При появлении на выходах сдвигателей 8 и 9. кодов «0...0» и «! ...1» информация на регистрах 4 и 5 либо перестает изменяться, либо изменяется на единицу в любую с1 оро. ну.

Знаки результатов на регистре 4 перестают при этом соответствовать требуемым по алгоритму Волдера.

Если устройство, реализующее алгоритм.

Волдера, не остановлено в момент появле-. ния нулевых и единичных сигналов на выхо. дах сдвигателей 8 и 9, ошибка на регистре 6 начинает расти.

Таким образом, при выполнении любых вычислений по алгоритму Волдера остановка устройства при появлении указанных нулевых и единичных сигналов позволяет по1068933

5 выеить точность работы устройства г сок- являются единичные сигналы. При однорагить при этом время вычислений за счет временном появлении единичных сигналов сокращения числа итеративных циклов. от элементов !2 и 13 равнозначности на вхоЧисло итеративных циклов при вычисле- : дах элемента И 11 единичный сигнал появнии функции a tg Y/Х) то же, что и в извест- > ляется на выходе этого элемента. Этот.сиг Иом устройстве, однако в предлагаемом уст 21, переклюройстве не 1ребуется дополнительно времени .чает его и тем самым останавливает устрой- на анализ необходимого числа циклов.. ство., При появлении нулевых и единичных Эффективность изобретения заключаетсигналов иа входах элементов 12 и 13 рав; ся в уменьшении времени вычислений пс нозначности на выходах этих элементов по 16,сравнению с извеетным устройством!

068933 г

Составитель В. Венцель

Редактор И. Николайчук Техред И. Верес Корректор В. Гнрйяк

Заказ! 0932 44 Тираж 766 Подййсййе"

BHHHflH Государственного. коннтета СССР но делам изобретений н открвпнй

ll3035, Москва, Ж вЂ” 35, Раушская наб., д.. 45

Филиал ППП «Патент», г. Ужгород, ул. Проектная,.4