Устройство для контроля доменной памяти

СОЮЗ СОВЕТСНИХ

OUHII5

РЕСПУБЛИК

«Е «1) ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСИОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3402860/18-24 (22) 26.02.82 (46 ) 07.06.83. Бюл. и 21 (72) В.И. Косов, А.М. Иванов, А.Н. Косарихин, В.И. Монахов и А.И. Савельев (7l) Московский ордена Трудового Красного Знамени текстильный институт им. А.Н. Косыгина (53) 681.327.66 (088.8) (56) 1. Авторское свидетельство СССР 556502, кл. G 11 C 29/00, 1975.

2. Авторское свидетельство СССР

11 492935, кл. G tl C 29/00, 1973 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ДОМЕННОЙ ПАМЯТИ, содержащее два счетчика, триггеры записи и считывания; соединенные с кодовой шиной "Установка "0" и соответственно с кодовыми шинами "Запись" и "Считывание", 4}ope poaarep записи, выход которого является выходом устройства, и триггер числа, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности, оно содержит коммутатор, первый вход которого соединен с положительной клеммой источника питания, второй .вход — с шиной нулевого потенциала, блок сравнения, первый вход которого подключен к триггеру числа, первый триггер управления, первый вход которого связан с кодовой шиной "Запуск", второй вход - с кодовой шиной "Установка "0", а выходс вторым входом блока сравнения, второй триггер управления, первый вход которого соединен с блоком сравнения а втор и вход - с кодовой шиной "Установка "0", элементы И и ИЛИ, при3,Я а 11 С 11/14; G Il с 2 00. чем первые входы первого и второго элементов И подключены к выходу второго триггера управления, второй вход первого элемента И - к кодовой шине "Запуск", выход первого элемента И вЂ” к входу первого счетчика, первый выход которого связан с вторым входом второго элемента И, выход которого подключен к входу второго счетчика, первый выход которого соединен с первым входом третьего элемента И, второй выход - c первым входом четвертого элемента И, третий выходс вторым входом третьего элемента И и первым входом пятого элемента И, четвертый выход - с вторым входом Ф четвертого элемента И и первым входом шестого элемента И, причем второй выход первого счетчика подключен к третьему входу коммутатора, второму входу шестого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, и к первому входу седьмого элемента И, выход которого соединен с третьими входами третьего и четвертого элементов И, третий вы-. ход первого счетчика подключен к четвертому входу коммутатора и к второму входу пятого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого связан с пятым входом коммутатора, четвертый выход первого счетчика подключен к второму входу седьмого элемента И, а пятый и шес-,фа@ той выходы " к шестому и седьмому входам коммутатора, причем выходы третьего и четвертого элементов !

И связаны с первым и вторым входами

:второго элемента ИЛИ, выход которого соединен с восьмым входом коммута1022216 тора, выход которого подключен к первым входам восьмого и девятого эле." ментов .И, второй вход восьмого эле" мента И соединен с выходом триггера записи, а выход — входом формирова

Изобретение относится к вычислительной технике и может быть использовано для проверки и контроля запоминающих устройств цифровых вычислительных машин на цилиндрических магнитных доменах ЦМД

Известно запоминающее устройство с блокировкой неисправных запоминающих элементов, содержащее регистр адреса, соединенный через дешифратор адреса с основным накопителем, регистр слова, подключенный к первому блоку контроля, основному и дополнительному накопителям, блок переадресации неисправных групп разрядов, соединенный с регистром адреса, регистром слова, дополнительным накопителем и счетчиком, блок управления, кодирующий блок, элементы И, ИЛИ, второй блок контроля 1 j .

Устройство имеет повышенную надежность в результате блокировки неисправных ячеек с помощью дополнительного накопителя, однако в нем не предусмотрено формирование различных кодов, их последовательная запись и сравнение считанной информации с первоначально записанной в одном цикле проверки памяти.

Наиболее близким к предлагаемому является запоминающее устройство с блокировкой неисправных запоминающих ячеек, содержащее первый регистр адреса, подключенный через дешифратор адреса к накопителю, соединенному с регистром числа, второй регистр адреса, блок управления, дополнительный регистр, схему сравнению и счетчик 2) .

Известное устройство обладает сравнйтельной простотой и повышен" ной надежностью за счет блокировки неисправных ячеек, адреса которых могут быть записаны в накопитель, однако в нем не предусмотрена последовательная запись различной информа" теля записи, второй вход девятого элемента И связан с выходом триггера считывания, а выход - с третьим входом первого триггера управления. ции в накопитель с последующим сравнением ее со считываемой информацией в одном цикле проверки накопителя.

;3 этом устройстве отсутствуют блоки, предусматривающие блокировку всего устройства с фиксацией неисправных адресов и разрядов. Эти недостатки особенно"существенны при проверке и контроле последовательных запо10 минающих устройств (типа устройств на цилиндрических магнитных доменах,1, где запись и считывание информации производятся чаще всего по одному каналу разряду, и время контроля даже для одного однотипного кода очень значительно. Автоматическая же проверка с контролем и блокировкой неисправных адресов по всем "тяжелым" кодам в таком устройстве практически невозможна. В резульtare надежность и достоверность контроля блоков памяти (особенно доменной памяти) остаются низкими, что ухудшает надежность цифровых вычислительных машин, в ко"

25 торых эти блоки используются.

Цель изобретения - повышение надежности устройства для контроля доменной памяти.

Поставлнная цель достигается тем, что устройство для контроля доменной памяти, содержащее два счетчика, триггеры записи и считывания, соединенные с кодовой шиной "Установка

"О" и соответственно с кодовыми шинами "Запись" и "Считывание", фор35 мирователь записи, выход которого . является выходом устройства, и триггер числа, содержит коммутатор, первый вход которого соединен с положительной клеммой источника питания, 40 второи вход - с шиной нулевого потенциала, блок сравнения, первый вход которого подключен к триггеру числа, первый триггер управления, первый вход которого связан с кодовой

45 шиной "Запуск", второй вход - с

35

55

3 102 кодовой шиной "Установка "О", а выход - с вторым входом блока срав-. нения, второй триггер управления, первый вход которого соединен с блоком сравнения, а второй вход - с Ко довой шиной "Установка "0", элементы И и ИЛИ, причем первые входы первого и второго элементов И подключены к выходу второго триггера управления, второй вход первого элемента

И - к кодовой шине "Запуск", выход первого элемента И - к входу первого счетчика, первый выход которого связан с вторым входом второго элемента И, выход которого подключен к. входу второго счетчика, первый выход которого соединен с первым входом, третьего элемента И, второй выходс первым входом четвертого элемента

И, третий выход - с вторым входом третьего элемента И и первым входом пятого элемента И, четвертый выход — с вторым входом четвертого элемента И и первым входом шестого элемента И, второй выход первого счетчика подключен к третьему входу коммутатора, второму входу шестого элемента И, выход которого соединен с первым входом- первого элемента

ИЛИ, и к первому входу седьмого элемента И, выход которого соединен с третьими входами третьего и четвертого элементов И, третий вь|ход первого счетчика подключен к четвертому входу коммутатора и к второму входу пятого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого связан с пятым входом коммутатора четвертый выход первого счетчика подключен к второму входу седьмого элемента И, а пятый и шестой выходы— к шестому и седьмому входам коммутатора, выходы третьего и четвертого элементов И связаны с первым и вторым входами второго элемента ИЛИ, выход которого соединен с восьмым входом коммутатора, выход которого подклю" чен к первым входам восьмого и девятого элементов И, второй вход вась=. мого элемента И соединен с выходом триггера записи, а выход - с входом формирователя записи, второй вход де- вятого элемента И связан с выходом триггера считывания, а выход - с третьим входом йервого триггера уп-, равления.

Предлагаемое устройство позволяет осуществлять запись всевозможных ко2216 4 дов в доменную память (в том числе и всех "тяжелых" кодов), производить считывание информации из накопителя и ее автоматическое сравнение с тем, что было записано. При этом производится фиксация неисправной информа" ции и адреса как по адресу записанной страницы (адрвсу группы слов), так и по адресу такта (адресу конкретного разряда в группе слов).

На чертеже представлена блоксхема предлагаемого устройства для контроля доменной памяти.

Устройство для контроля доменной памяти содержит первый и второй счетчики 1 и 2, триггеры 3 записи и 4 считывания, соединенные с кодовой шиной "Установка "0" и соответственно с кодовыми шинами "Запись" и

2D; ,:"Считывание", формирователь 5 запи си, подключенный к накопителю 6 на

ЦИД, соединенному с усилителем .7 считывания, связанным с триггером

8 числа.

С целью повышения надежности и

25 достоверности контроля доменной памяти в устройство введены коммутатор 9, блок 10 сравнения, первый триггер 11 управления, второй триггер 12 управления, девять элементов

И l3-21 и два элемента ИЛИ 22 и 23.

Устройство работает следующий ббразом.

Первоначально сигналом "Установка

"0" все блоки и элементы устройства устанавливаются в исходное состояние (в первую очередь. триггер 3 записи, триггер 4 считывания, первый

11 и.второй 12 триггеры управления).

После этого на устройство поступает сигнал "Запуск", который в случае отсутствия потенциала запрета с триггера 12 через первый элемент И .13 проходит на первый счетчик 1 и далее через второй элемент И 14 на второй счетчик 2. Первый 1 и второй 2 счетчики формируют всю временную диаграмму работы накопителя 6 на ЦИД, включая и создание вращающегося магнитного поля. Но этим не исчерпываются

50 функции первого 1 и второго 2 счетчиков. С помощью третьего, четвертого пятого шестого и седьмого элементов И 15 - 19 и первого 22 и второго 23 элементов ИЛИ они формируют разнообразные коды для записи информации в накопитель 6 на ЦИД и для контроля информации при ее считывании из накопителя 6. Эти коды по5 10222 ступают на коммутатор 9, имеющий стольяо входов, сколько кодов формируется в устройстве, и один выход, соединенный с входами восьмого 20 и девятого 21 элементов И ° От источника питания через коммутатор осуществляется запись всех "1" и всех

"0" в накопитель б на ЦИД. С помощью сигналов, снимаемых с первого разряда первого счетчика 1 (счетчик так- 1о тов) по второму и третьему выходам (прямой и инверсный выходы7, осуществляется запись прямого и обратного шахматных кодов в регистр связи накопителя 6. Сигналы, снимаемые с )5 третьего разряда первого счетчика 2 по пятому и шестому выходам, позво, ляют записывать в накопитель 6 прямой и обратный код перемещающихся трех "!" и трех "0 в регистр связи, 2О

Пятый 17 и шестой 18 элементы И и первый элемент ИЛИ 22 осуществляют запись прямого и обратного кодов в регистры хранения накопителя. С помощью третьего 15, четвертого 16 и седьмого 19 элементов И и второго элемента. ИЛИ 23 осуществляется формирование записи перемещающихся трех

"1" и одного "0" и наоборот в регистре хранения накопителя 6. Формирование различных кодов может быть расширено применением различных комбинаций элементов И и ИЛИ и соединением их с различными разрядами первого и второго счетчиков 1 и 2.

В режиме записи после установки

35 в "0" триггера 3 записи сигналом

"Установка "0" и запуска первого счетчика 1 (счетчика тактов) и второго счетчика 2 (счетчика страниц ) ао триггер 3 записи устанавливается в

"1" сигналом "Запись", и в соответ,ствующие такты общего цикла с коммутатора 9 импульсы записи кодов, определяющие какой-то определенный код, будут проходить через восьмои эле45 мент И 20 на формираватель 5 записи, осуществляя запись этого кода в накопитель 6. При этом запись может быть осуществлена как в определенную страницу накопителя 6, так и во весь накопитель °

При переключении в режим считывания ввиду отсутствия сигнала "запись"!

6 6 импульсы с коммутатора 9 не будут проходить на запуск формирователя 5 записи, но в то же время hpH подаче сигнала "Считывание" триггер 4 считывания устанавливается в "1", разрешая прохождение в определенные такты общего цикла импульсов с коммутатора 9 через девятый элемент

И 2 1 на запуск триггера 11, который в начале каждого такта устанавливается в,"0". Если с коммутатора 9 поступает импульс сигнал "1" то первый триггер 11 устанавливается в "1", если нет импульса сигнал "0", то он остается в состоянии "0".

Одновременно, в определенные такты общего цикла из накопителя 6 производится считывание информации, которая после усиления в усилителях

7 считывания поступает на триггер

8 числа, устанавливая его в каждом такте в состояние "1" или "О".

Информация, которая была записана в накопитель 6 и теперь поступившая на первый дополнительный триггер и информация, считанная из накопителя 6 и теперь поступившая на триггер 8 числа, сравниваются на блоке 10 сравнения. В случае идентичности этих двух информаций производится считывание информации в следующем такте. В противном случае сигнал несравнения устанавливает в н!" триггер 12, который блокирует работу певого 1 и второго 2 счетчиков, фиксируя номер неисправной страницы (группы слов) в накопителе 6 и номер такта (разряда в данной группе сло e7 .

Таким образом, использование изобретения позволяет автоматически формировать разнообразные "тяжелые" коды записи в накопитель на ЦИД (как во весь накопитель, так и в отдельные страницы ), затем производить опрос накопителя и автоматически сравнивать записанные и считанные сигналы, что значительно повышает надежность и достоверность контроля доменной памяти, увеличивая общую надежность проверки и контроля устройств памяти цифровых вычислительных машин.

1022216

% ф ф

ВНИИПИ. Заказ 4054/44

ТиРаж 594 Подписное

Филиал ППП "Патент", r,Ужгород,ул.Проектная,4..