Запоминающее устройство

 

ЗАПОМИНМОЦЕЕ УСТРОЙСТВО, содержащее формирователь адресных сигналов, выходы которого соедин&ны с входами дешифратора адреса, элементы И, регистрь и группы элементов И, причем первые входы первого и второго элементов И являются ниформационными входами устройства, второй вход первого элемента И является первым входом разрешения записи устройства , а выходы третьего и четвертого элементов И - выходами устройства, первые входы элементов И первой и второй групп подключены к выходам . « даиифратора адреса, вторые входы элементов И . группы соединены с выходом первого элемента И, вторые входы и выходы элементов. И вто1рой группы подключены соответственно к выходам регистров и к одним из входов третьего элемента .И, другой вход которого является первым входом разрешения считывания з стройбтва,. отличающееся тем, что, с целью повышения бЫстрсАействия и увеличения инфо1я«1ационной емкости устройства, в него введены элементы ИЛИ, третья и четвертая группы элементов И, причем первый и второй входы и выходы элементов ИЛИ подключены соответственно к выходам элементов И группы, к выходам элементов И первой rpynrai .и к входам регистров, первые входы и выходы элементов И четвертой группы соеди- , йены соответственно с жлсодами регис1 Si-Ul tffg - Tw ров и с одним из входов четвертого элемента И, первые входы элементов коду к: И третьей группы подключены к выходу второго элемента И, вторые входы элементов И третьей и четвертой rpyntn соединены с выходами дешифратора гщ- S реса, кроме последнего, второй вход второго эл леЪта И и дрУгой -вход четвертого элемента И являются соответственно вторым входом разрешения записи и вторым вводом разрешения i считывания устройства. .:

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУВЛИН (19) (11) 3(51) G 11

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ИЗОБ ЕТЕНИЙ И ОТКРЫТИЙ.(21) 3363127/18-24 (21) ll 12 81 (46) 07.04 83. Бюл. В 13 (72) А.В. Игошин и Н.Г. 1(ощеев ,(53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

В 444240, кл. 6 ll С l 1/00, 1972.

2. Авторское свидетельство СССР . Р 743031 кл, О 11 С ll/00 1980 (прототип). .(54)(57) ЗАПОМИНИОЩЕЕ VCTPORCTBOi содержащее формирователь адресных сигналов, выходы которого соединены с входами дешифрщ1ора адреса, элементы И, регистрЫ и группы элементов

И, причем первые входы первого и второго элементов И являются инфррмационными входами устройства, второй . вход первого элемента И является первым входом разрешения записи устройства, а выходы третьего и .четвертого элементов И вЂ” выходами устройства, первые входы элементов И первой и второй групп подключены к выходам джаифратора адреса, вторые входы эле. ментов И .первой группы соединены с выходом первого элемента Й, вторые входы и выходы элементов. Й вто:рой группы подключены соответственно к выходам регистров и к одним из входов третьего элемента .И, другой вход которого является первым входом разрешения считывания устройства,. о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и увеличения информационной емкости устройства, в него введены элементы

ИЛИ, третья и четвертая группы .элементов И, причем первый и второй. входЫ и выходы элементов ИЛИ подключены соответственно к выходам элементов И третьей группы, к выходам элементов И первой группы -и к входам регистров, первые входы и выходы элементов И четвертой группы соединены соответственно с выходами регистр ров и с одним из входов четвертого элемента И, первые входы элементов

И третьей группы подключены к выходу второго элемента И, вторые входы элементов И,третьей и четвертой груп соединены с выходами дешифратора ад- р реса, кроме последнего, второй вход второго элемента И и дрязгой .вход четвертого элемента И являются соответственно вторым входом разрешения записи и вторым входом разрешения считывания устройства.

1010б53

Устройство содержит форМирователь 1 адресных сигналов, дешифратор 2 адреса, накопитель 3, состоящий из элементов И 4 первой группы, элементов И 5 второй группы, элементов И б третьей группы, элементов

И 7 четвертой группы, регистров 8 и элементов ИЛИ 9, выходы 10 и 11 накопителя, первый 12 и второй 13 входы. Разрешения записи устройства, информационные входы 14 и 15 устройства, первый 16 и второй 17 элементы И, первый 18 и второй 19 входы разрешения считывания устройства, третий 20 и четвертый 21 элементы И, выходы 22 и 23 устройства.

Предлагаемое запоминающее устройство работает следующим образом.

Изобретение относится к вычислительной технике и может быть использовано в мультипроцессорных системах, в состав которых входят процессоры с различной физической разрядностью.

Известно запоминающее устройство, содержащее накопитель, дешифратор адреса, датчик кода адреса, коммутатор, схемы выделения каналов, элементы ИЛИ, делители частоты, схемы формирования контрольных символов 11 1. 10

Недостатком этого устройства является ограниченность егo возможностей для случая записи информационно- го кода с числом разрядов, превышающим число разрядов накопителя.

Наиболее близким техническим решением к предлагаемому является запоминающее устройство, содержащее накопитель, один из входов которого соединен с выходом блока элементов ИЛИ, другие входы накопителя соединены с выходами дешифратора адреса, входы которого подключены к выходам первого и второго блоков элементов И, первые входы которых соединены с выходами датчика кода адреса, выходы накопителя соединены с первыми входами третьего и четвертого блоков элементов И, вторые входы третьего блока элементов И соединены с шиной опроса и со вторыми входами первого 30 блока элементов И, третий вход третьего блока элементов И и вторые входы четвертого блока элементов И соединены с шиной разрешения считывания, выходы третьего и четвертого блоков элементов И соединены с выходами устройства, шину разрешения записи, информационные шины, элемент задержки, пятый и шестой блоки элементов И . (пятые и шестые элементы И) ВыхОДы 4 которых подключены к входам блока элементов ИЛИ, первые входы пятого и шестого блоков элементов И соединены с информационными шинами, вторые

ые входы — c шиной разрешения записи, третьи входы пятого блока эле- 5

4 мейтов И соединены с шиной опроса и входом элемента задержки, выход которого соединен с вторым входом второго блока элементов И, третьими входами четвертого и шестого блоков элементов, И $2), Не остатками данного устройства ед являются низкое быстродействие р п и работе с числами двойной разрядтак как для записи или счи 55 вания необходимо два обращения к накопителю по прямому и инверсному адресу, и и неэффективное использова-, ние накопителя при .записи числа одинарной разрядности версным адресам будут записываться нули.

Цель изобретения — повышение быст,родействия и увеличение информационной .емкости устройства. 65

Поставленная цель достигается тем, что в запоминающее устройство, содержащее формирователь адресных сигналов, выходы которого соединены со входами дешифратора адреса, элементы И, регистры и группы элементов

И, причем первые входы первого и второго элементов И являются информационными входами устройства, второй вход первого элемента И является первым входом разрешения записи устройства, а выходы третьего и четвертого элементов И вЂ” выходами устройства, первые входы элементов И первой и второй групп подключены к выходам дешифратора адреса, вторые входы элементов И.первой группы соединены с выходом первого элемента

И, вторые входы и выходы элементов

И второй группы подключены соответственно .к выходам регистров и к одним из входов третьего элемента

И, другой вход которого является первым входом разрешения считывания устройства, введены элементы ИЛИ, третья и четвертая группы элементов

И, причем первый и второй входы и выходы элементов ИЛИ подключены соответственно к выходам элементов

И третьей группы, к выходам элементов И первой группы и к входам регистров, первые входы и выходы элементов Й четвертой группы соединены соответственно с выходами регистров и с одним из входов четвертого элемента И, первые входы элементов

И третьей группы подключены к выхо- . ду второго элемента И, вторые вхоы элементов И третьей и четвертой ды эл ешиф агрупп соединены с выходами деш фр тора адреса, кроме последнего, второй вход второго элемента И и другой вход четвертого элемента И явля.ются соответственно вторым входом входом разрешения записи и вторым вх разреше ния считывания устройства.

На чеРтеже изображена функциональная схема предлагаемого устройства.

1010653

Код адреса i-и ячейки с выхода формирователя 1 поступает на входы дешифратора 2, при этом появляется сигнал на 1-м выходе дешифратора 2 и поступает на соответствующий вход накопителя 3, а именно: на первый и второй входы элементов И соответственно первой 4 и второй 5 групп

1-й ячейки и на первые и вторые входы элементов И соответственно третьей б и четвертой .7 групп (1 + 10

+ 1)-й ячейки.

В режиме Запись двойного слова на первый 12 и второй 13.входы разрешения записи одновременно подаются сигналы, по которым старшая (5 часть информации с входа 14 через элементы И 4 и элементы ИЛИ 9 запи- сывается известным способом в регистр.

8 i-й ячейки накопителя, а ..младшая часть информации с входа 15 проходит через. элемент И 17, элемент И б и элемент ИЛИ 9 и эапйсывается в регистр 8 (1 +1)-й ячейки. В режиме Запись слова сигнал разрешения записи подается только по входу 12 и, следовательно, информация, поступающая по входу 14, записывается только в регистр 8 1-й ячейки накопителя 3. В режиме Считывание двойного слова на входы 18 и 19 одновременно подаются сигналы, по которым одна часть информации, поступающая с регистра 8 i-й ячейки накопителя 3 через выход 10 на первый вход элемента И 20, выдается на выход 22, а другая часть информации, поступающая с регистра 8 (i + 1)-й ячейки через выход 11 накопителя на первый вход элемента И 21, выдается на выход 23. В режиме Считывание слова сигнал разрешения считывания подается только по входу 18 и информация на выход 22 выдается только из регистра 8 1-й ячейки накопителя 3.

Таким образом, предлагаемое запоминающее устройство обеспечивает за один цикл обращения к памяти запись или считывание информации с числом разрядов, равным или превышающим в

2 раза раз.-ядност6 накопителя. При этом обеспечивается наиболее полное использование емкости накопителя и отсутствуют ограничения на размещение информации в ЗУ.

Технико-экономические преимущест-, ва предлагаемого устройства заклю аются в его более высоком быстродействии и более высокой информационной емкости по сравнению с прототипом.

1010653

Заказ 2495/39

Тираж 59.2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, москва, Ж-35, Раушская наб., д. 4/5 филиал ППП Патент, r. Ужгород, ул. Проектная, 4

Составитель Т. Зайцева

Редактор Н. Гришанова Техред Е.Харитончик Корректор Л.. Бокшан